利用Verilog HDL硬件描述語言在fpga中實(shí)現(xiàn)了電機(jī)控制邏輯，主要包括脈沖控制信號產(chǎn)生、加減速控制、編碼器反饋信號的辨向和細(xì)分、絕對位移記錄、限位信號保護(hù)邏輯等。論文中給出了fpga內(nèi)部一些核心邏輯單元的實(shí)現(xiàn)，并利用QuartusⅡ、Modelsim SE軟件對關(guān)鍵邏輯及時序進(jìn)行了仿真。實(shí)際使用表明該控制器可以很好控制多軸電機(jī)的運(yùn)動，并且能夠?qū)崿F(xiàn)高精度地位置控制。

 

隨著電機(jī)廣泛地應(yīng)用于數(shù)字控制系統(tǒng)中，對電機(jī)控制的實(shí)時性和精度上的要求越來越高。如何靈活、有效地控制電機(jī)的運(yùn)行成為研究的主要方向。文中采用現(xiàn)場可編程邏輯門陣列(Field Programmable Gate Array，fpga)，通過Verilog語言編程來實(shí)現(xiàn)電機(jī)的控制。利用fpga設(shè)計(jì)具有硬件設(shè)計(jì)軟件化、高度集成化、高工作頻率等優(yōu)點(diǎn)。fpga最大的特點(diǎn)就是靈活，實(shí)現(xiàn)你想實(shí)現(xiàn)的任何數(shù)字電路，可以定制各種電路，減少受制于專用芯片的束縛，真正為自己的產(chǎn)品量身定做。在設(shè)計(jì)的過程中可以靈活的更改設(shè)計(jì)，而且它強(qiáng)大的邏輯資源和寄存器資源可以讓你輕松的去發(fā)揮設(shè)計(jì)理念。其并行執(zhí)行，硬件實(shí)現(xiàn)的方式可以應(yīng)對設(shè)計(jì)中大量的高速電子線路設(shè)計(jì)需求。

 

 

多軸控制器與上位機(jī)、電機(jī)驅(qū)動器等配合使用，圖1為采用多軸控制器組成的控制系統(tǒng)總體示意圖。控制器接收上位機(jī)發(fā)送的控制指令，分析處理并產(chǎn)生相應(yīng)的方向信號、脈沖信號給驅(qū)動器，從而達(dá)到控制電機(jī)運(yùn)行的目的。為了提高系統(tǒng)的控制精度，將電機(jī)的編碼器信號作為反饋信號輸入給控制器(內(nèi)部實(shí)現(xiàn)自動辨向及四細(xì)分)。在各軸運(yùn)動過程中，專用控制器對電機(jī)運(yùn)行的絕對位移進(jìn)行記錄，并且可以實(shí)時地將各軸的絕對位置信息上傳給上位機(jī)。另外在電機(jī)運(yùn)行的過程中，為了保證電機(jī)運(yùn)行的安全性，控制器還采用了限位信號反饋實(shí)現(xiàn)全硬件保護(hù)措施。

 

 

 

專用控制器由arm(LPC2214)、fpga(EP2C5T144C8)、驅(qū)動器接口電路、編碼器接口電路、限位檢測電路和電源電路等組成，如圖2為一個八軸電機(jī)控制器的硬件組成圖。arm通過串口實(shí)現(xiàn)與上位機(jī)之間的通信，解析從上位機(jī)獲得的控制指令，并通過fpga產(chǎn)生相應(yīng)輸出信號給驅(qū)動器接口，驅(qū)動器接口外接驅(qū)動器。編碼器信號作為位置反饋信號同編碼器接口相連，形成位置環(huán)反饋。限位信號作為安全檢測信號同限位檢測接口相連，為整個系統(tǒng)添加一道安全保障。

 

 

 

專用控制器在完成整個控制的過程中，arm只負(fù)責(zé)指令解析、控制指令發(fā)送、實(shí)時數(shù)據(jù)上傳等任務(wù)，fpga才是多軸專用控制器的核心。通過Verilog HDL語言在fpga內(nèi)部實(shí)現(xiàn)了加減速曲線、編碼器信號辯向及四細(xì)分、絕對位移記錄等功能。圖3為電機(jī)控制的整體輸入、輸出信號圖，通過片選信號CS、讀有效信號rd_enable、寫有效圖信號wr_enable進(jìn)行電機(jī)通道選擇。圖4給出了1#通道控制的fpga內(nèi)部邏輯示意圖，下面將逐一對各主要模塊進(jìn)行詳細(xì)介紹。

 

 

 

為了更有效、更理想地控制電機(jī)的運(yùn)行，在fpga內(nèi)部設(shè)計(jì)了加減速曲線模塊。文中采用了一種近似指數(shù)加減速曲線的方法，如圖5為近似指數(shù)加速曲線，減速曲線與之對稱。速度等距分布，那么在該速度級上保持的時間不一樣場。為了簡化，用速度級數(shù)N與一個常數(shù)C的乘積去模擬并且保持的時間用不熟來代替。因此，速度每升一級，電機(jī)都要在該速度級上走NC步(其中N為該速度級數(shù))。

 

 

建立兩個名為rom_pos、rom_div的ROM模塊，如圖6所示，rom_pos為脈沖個數(shù)存儲器，rom_div為分頻值存儲器。通過相同的地址線將兩個存儲器連接起來，使一個地址對應(yīng)一組脈沖個數(shù)和分頻值。

 

fpga獲得方向信號、脈沖(距離)信號、目標(biāo)分頻值之后.如果電機(jī)運(yùn)行過程中不需要加減速，直接以目標(biāo)分頻值控制脈沖信號的發(fā)送即可。如果需要執(zhí)行加減速，則fpga內(nèi)部要調(diào)用加減速模塊。根據(jù)地址線獲取一組數(shù)據(jù)，即脈沖個數(shù)pul_cnt和分頻值div_num，以div_num大小的分頻值發(fā)送pul_cnt個脈沖，然后再按照下一組數(shù)據(jù)值發(fā)送脈沖，直到分頻值達(dá)到目標(biāo)分頻值為止，減速過程與加速過程對稱。當(dāng)電機(jī)按照脈沖(距離)信號運(yùn)行到一半行程的時候，如果分頻值還未達(dá)到目標(biāo)分頻值，此時就要進(jìn)行強(qiáng)制減速。

 

編寫仿真程序，使兩個存儲器地址線相同，對存儲器地址address做加1運(yùn)算，從而可一次性讀取兩個存儲器所對應(yīng)存儲單元的數(shù)據(jù)。利用Modulesim仿真工具對加減速模塊進(jìn)行功能仿真，仿真結(jié)果如圖7所示，訪問一個存儲器地址就對應(yīng)著一組脈沖個數(shù)和分頻值的輸出。

 

 

 

編碼器反饋信號由A、B、Z三相信號組成。A、B兩相信號相位相差90度，一個周期內(nèi)A、B相信號會出現(xiàn)4種不同的組合狀態(tài)，根據(jù)這一特征可以對編碼器信號進(jìn)行辯相和四細(xì)分處理。Z相信號為編碼器零位信號，當(dāng)編碼器旋轉(zhuǎn)一圈，Z相就會有信號輸出。

 

在QuartusⅡ編譯環(huán)境下成功編譯之后，調(diào)用Modulesim仿真軟件，編寫仿真程序，使之產(chǎn)生全局時鐘、復(fù)位信號、相位差為90度的A、B相信號和Z相信號。如圖8所示，給出了該多軸控制器中所采用的編碼器信號辯相及四細(xì)分的功能仿真圖。

 

 

多軸專用控制器可以將電機(jī)運(yùn)行的絕對位移實(shí)時地上傳給上位機(jī)，這一功能的實(shí)現(xiàn)就有賴于fpga中的絕對位移記錄部分的邏輯功能。在fpga內(nèi)部設(shè)置一個絕對位移寄存器，用來對編碼器反饋信號(辨向四細(xì)分之后)進(jìn)行計(jì)數(shù)運(yùn)算。當(dāng)編碼器信號的一個脈沖到來時，根據(jù)辯向后的方向信號做不同的運(yùn)算處理。方向?yàn)檎齽t絕對位移寄存器的值就進(jìn)行加1運(yùn)算，否則進(jìn)行減1運(yùn)算，從而達(dá)到對絕對位移進(jìn)行記錄的目的。并且arm可以隨時讀取該絕對位移寄存器的值，然后將其值上傳給上位機(jī)，從而完成實(shí)時上傳電機(jī)運(yùn)行位置信息的功能。編寫仿真程序?qū)^對位移寄存器進(jìn)行功能仿真，結(jié)果如圖9所示。

 

 

該方案成功已應(yīng)用于某6軸Stewart平臺運(yùn)動控制中，在實(shí)現(xiàn)了0.1μm的運(yùn)動定位精度的同時，運(yùn)動機(jī)構(gòu)得到了很好的保護(hù)，多次實(shí)驗(yàn)及實(shí)際使用中，該專用控制器運(yùn)行安全可靠。