軟啟動(dòng)，相信硬件工程師都不會(huì)對(duì)這個(gè)名詞感到陌生。隨意打開一篇開關(guān)電源芯片的datasheet，都能看到對(duì)soft-start（軟啟動(dòng)）的描述。隨著芯片集成度的提高，軟啟動(dòng)電路也集成到了電源芯片內(nèi)部，這樣在減輕工程師工作的同時(shí)，也導(dǎo)致部分工程師對(duì)軟啟動(dòng)了解不夠、重視不足。那么軟啟動(dòng)電路有什么作用呢？電源電路中通常會(huì)存在大容量電容，給電容加上電壓瞬間需要很大的浪涌電流，很可能造成輸入電源的降低。軟啟動(dòng)電路就是用于電源啟動(dòng)時(shí)，減小浪涌電流，使輸出電壓緩慢上升，減小對(duì)輸入電源的影響。讓我們一起來看看，在電源設(shè)計(jì)里面，加入了軟啟動(dòng)的電路，是如何保障燒錄器穩(wěn)定燒錄的。

對(duì)上圖電路簡單分析：當(dāng)控制信號(hào)EN_VDDx為高電平時(shí)，Q2飽和導(dǎo)通，Q1柵極拉低，Q1迅速導(dǎo)通，電源VDD輸出到相應(yīng)通道的 VDD_OUT并供給待燒錄目標(biāo)板。這個(gè)看似簡單的電路，卻在進(jìn)行多通道異步在線燒錄測試時(shí)出了非常不穩(wěn)定的現(xiàn)象，到底是怎么回事呢？我們用P800對(duì)4 個(gè)ARM核心板進(jìn)行異步燒錄測試過程中，發(fā)現(xiàn)當(dāng)其中一個(gè)通道插入并上電初始化時(shí)，其他通道會(huì)出現(xiàn)燒錄失敗的現(xiàn)象。由于4個(gè)通道的信號(hào)線相互獨(dú)立，只有電源 VDD是共用的，因此我們猜測可能是ARM板上電初始化對(duì)VDD產(chǎn)生了干擾并影響到了其他通道。為了驗(yàn)證這一猜想，我們用示波器ZDS2022來觀察在 VDD_OUTx上電過程中VDD的變化，并捕獲到了下面的波形圖。

　從波形圖可以看到，在VDD_OUTx上升過程中，VDD從3.12V瞬間跌落至2.14V，再緩慢回升至3.12V，最大跌落幅度達(dá) 980mV.由于另外3個(gè)通道的電源也由VDD提供，因此這3個(gè)通道在線燒寫失敗也就在所難免。VDD_OUTx的上電為什么會(huì)造成VDD跌落呢？觀察波形圖我們還可以發(fā)現(xiàn)，VDD_OUTx從0V上升到2V只用了3μs，根據(jù)電容充電公式：I=C×dU / dt，VDD_OUTx的去耦電容4.7μF，據(jù)此估算出浪涌電流達(dá)3A！正如前面所述，過大的浪涌電流最終造成了輸入電源的降低。為了限制浪涌電流，可以將軟啟動(dòng)引入開關(guān)電路中，利用Q1的導(dǎo)通阻抗RDS（on）隨VGS變化的特性，通過延緩Q1導(dǎo)通的速度，使VDD_OUTx緩慢上升到VDD.引入的軟啟動(dòng)電路如下圖的C1、R4所示。

當(dāng)Q2集電極變低時(shí)，C1通過R4放電，Q1柵極電壓隨之緩慢下降，從而控制Q1緩慢導(dǎo)通，使VDD_OUTx不會(huì)發(fā)生突變。用示波器ZDS2022觀察VDD_OUTx上電過程中VDD的變化，得到如下波形。

和加入軟啟動(dòng)之前的波形圖對(duì)比可以看到，VDD_OUTx的上升時(shí)間延長到了400μs，VDD的跌落問題也得到明顯改善。經(jīng)過長時(shí)間反復(fù)測試，都沒有再出現(xiàn)燒錄失敗現(xiàn)象。就是這樣一個(gè)不起眼的軟啟動(dòng)電路，卻大大提升了編程器燒錄的穩(wěn)定性。生活中的一些小細(xì)節(jié)總能給人帶來意想不到的驚喜，工作也是如此。