中心議題：

• 動態(tài)功耗與測試之間的關(guān)系
• 功率管理的重要性
• 功率預(yù)算的表示

解決方案：

• 通過設(shè)計分割反映功率預(yù)算
• 通過時鐘域反映功率預(yù)算

完全的數(shù)字電路測試方法通常能將動態(tài)功耗提高到遠超出其規(guī)范定義的范圍。如果功耗足夠大，將導(dǎo)致晶圓檢測或預(yù)老化(pre-burn-in)封裝測試失效，而這需要花大量的時間和精力去調(diào)試。當(dāng)在角落條件(corner conditions)下測試超大規(guī)模SoC時這個問題尤其突出，甚至?xí)股a(chǎn)線上出現(xiàn)不必要的良率損失，并最終減少制造商的毛利。避免測試功耗問題的最佳途徑是在可測試性設(shè)計(DFT)過程中結(jié)合可感測功率的測試技術(shù)。本文將首先介紹動態(tài)功耗與測試之間的關(guān)系，以說明為何功率管理現(xiàn)在比以往任何時候都迫切；然后介紹兩種獨特的DFT技術(shù)，它們利用了ATPG技術(shù)的優(yōu)點，以自動生成低功率制造性測試。

測試功率

掃描ATPG算法的優(yōu)化可減少向量的數(shù)量，這意味著各向量都盡可能地提高了失效覆蓋率。掃描向量(scan pattern)中用于設(shè)置和傳播目標(biāo)失效的位被稱為關(guān)注位(care bits)，剩余的位則隨機填充，以檢測關(guān)注位無法明確指定的其它失效。各掃描向量中的關(guān)注位和隨機填充位都會引起邏輯狀態(tài)的轉(zhuǎn)變，從而對器件的寄生電容進行充放電。這種現(xiàn)象將導(dǎo)致電路在正常工作條件下消耗的動態(tài)功率有所增加。

會影響器件測試的動態(tài)功耗有兩種：峰值功率和平均功率。峰值功率，有時也稱為“瞬時功率”，是在很短時間內(nèi)(例如系統(tǒng)時鐘上升沿/下降沿后緊跟著的時鐘周期的一小部分)消耗的功率總和。峰值功率反映了器件中節(jié)點開關(guān)的活動水平，因此同時從一個邏輯狀態(tài)切換到另一個狀態(tài)的節(jié)點數(shù)量越多，峰值功率就越大。

掃描測試能使器件的峰值功率增至任務(wù)模式下向量消耗水平的20倍。顯著的開關(guān)電流有可能導(dǎo)致軌信號塌陷(rail collapse)噪音的產(chǎn)生：沿著掃描鏈(scan chain)移位至電路的比特丟失，從而導(dǎo)致測試儀上的向量失配。開關(guān)電流通常不至于如此惡劣，但仍會引起軌信號下跌，因為IR-drop沿電源軌增加的同時也導(dǎo)入了電路延遲。在某些情況下，掃描數(shù)據(jù)可能無法到達掃描鏈中的下一級電路，從而導(dǎo)致測試程序失效。移位模式下的軌信號下跌一般可通過充分地降低掃描移位頻率來解決，因為這樣能讓掃描信號在角落條件下有足夠的時間滿足移位循環(huán)定時。然而，降低掃描移位頻率會延長測試儀的測試時間，因此增加了批量生產(chǎn)時的測試成本。

即使向量被成功掃描，但在發(fā)送/捕獲時序(以下稱為“捕獲模式”)中的峰值功率也會引起足夠大的IR-drop延遲，并導(dǎo)致邏輯值在捕獲窗口未能正確轉(zhuǎn)換以及器件在該向量下的失效。雖然這個問題與stuck-at和轉(zhuǎn)換延遲測試都有關(guān)系，但在與延遲有關(guān)的實速測試向量中更加常見。在捕獲模式下的IR-drop問題以及在移位模式下的電源軌垂落問題可以通過電源軌系統(tǒng)的冗余設(shè)計解決，這種設(shè)計方法可以適應(yīng)掃描測試中增加的開關(guān)活動量。不過增加電源和地軌的寬度會增加電路面積，如果有更好的方法控制峰值測試功率就最好不要用這種方法。

平均功率是在多個時鐘周期內(nèi)平均的功耗，例如在掃描輸出上一向量響應(yīng)的同時而將單個激勵向量掃描進設(shè)計所需的成千上萬個周期。掃描測試可將器件中的平均功率提高到任務(wù)模式向量時的2-5倍。過高的平均測試功率將在裸片上產(chǎn)生諸如“熱區(qū)”等熱問題，進而損壞器件。因為平均功率直接正比于頻率，因此可以在掃描移位期間選擇足夠低的移位頻率對平均功率進行控制以避免該問題。如上所述，降低掃描移位頻率也可能導(dǎo)致更高的測試成本。

平均測試功率在測試儀上相對容易管理，因此目前大多數(shù)與功率相關(guān)的測試問題來源于過高的峰值功率。在測試過程中，能同時減少峰值功率和平均功率的方法正成為當(dāng)前半導(dǎo)體和設(shè)計自動化產(chǎn)業(yè)研究的焦點。

圖1：觸發(fā)器活動

[page]
功率管理的重要性

測試過程中的功耗管理正變得越來越重要，因為最新的制造工藝可能使設(shè)計制造包含數(shù)十萬甚至數(shù)百萬個掃描觸發(fā)器。大部分觸發(fā)器會在掃描測試期間同時開關(guān)，而這將增加峰值功率，并使前述中的IR-drop延遲劇增。

另外，由于65nm及以下工藝的缺陷密度(defect density)有所提高，產(chǎn)量因而也有所下降。為了補償產(chǎn)量不足并保持可接受的質(zhì)量水平，制造商開始轉(zhuǎn)向使用超高分辨率實速測試來檢測器件中微小的延遲缺陷。過去，使用標(biāo)準(zhǔn)轉(zhuǎn)換延遲測試無法檢測到納米級缺陷；而使用小延遲缺陷ATPG的增強型定時分辨率測試已被證明能有效地檢測出納米級缺陷。然而，相對標(biāo)準(zhǔn)等速測試方法而言，該技術(shù)需要對測試期間產(chǎn)生的峰值電流所引起的附帶延遲有更嚴(yán)格的控制。

總之，當(dāng)更多納米缺陷出現(xiàn)時，大規(guī)模SoC需要依賴先進的實速ATPG技術(shù)維持高測試質(zhì)量，而這一趨勢正驅(qū)使人們在DFT流程中使用可感測功率的測試技術(shù)。

功率預(yù)算的表示

觸發(fā)器開關(guān)活動與節(jié)點開關(guān)活動高度相關(guān)，其動態(tài)功耗反映了節(jié)點開關(guān)活動。因此可認(rèn)為避免測試引起的功率相關(guān)故障的一種有效方法是在掃描測試期間充分地減少觸發(fā)器開關(guān)活動，對制造器件的IR-drop行為進行詳細案例研究有利于這種觀測。因此功率降低技術(shù)的目標(biāo)是充分減少觸發(fā)器的開關(guān)活動，以便良好的器件能在角落條件下通過所有掃描ATPG測試。注意，我們無需最小化開關(guān)活動，只需將它減至與應(yīng)用任務(wù)模式向量時觀察到的開關(guān)速率相當(dāng)?shù)乃健?br />
為了便于描述，假設(shè)將大量任務(wù)模式向量應(yīng)用于一個設(shè)計，并發(fā)現(xiàn)峰值觸發(fā)器開關(guān)活動量為觸發(fā)器總數(shù)的26%。如果我們產(chǎn)生掃描ATPG向量，并跟蹤對應(yīng)于特定開關(guān)速率的向量數(shù)字，我們可能會觀察到與圖1中灰色分布相似的情況。由于峰值和平均開關(guān)速率超過26%，因此相對正常器件工作而言掃描測試會增加IR-drop延遲。

然而，如果我們采用相關(guān)技術(shù)降低測試期間的功耗，我們就能有效地將這種分布向左移。在圖1中重疊的藍色低功率分布區(qū)，掃描ATPG向量的峰值開關(guān)活動沒有超過功率預(yù)算，因此降低了制造測試中功率問題產(chǎn)生的風(fēng)險。

后文將介紹兩種可以獲得低功率向量分布的方法，它們在功率預(yù)算規(guī)定的方式上有根本的區(qū)別。

通過設(shè)計分割反映功率預(yù)算

假設(shè)設(shè)計的某個時鐘驅(qū)動了大量觸發(fā)器，以至它們的峰值開關(guān)動作超過設(shè)計的總體功率預(yù)算。我們不希望測試邏輯去改變?nèi)魏螘r鐘，相反我們將設(shè)計分割成N個模塊，各模塊具有自己的掃描啟動引腳，并且包含自己的掃描壓縮邏輯和掃描鏈。(如圖2所示)模塊的數(shù)量和組成需要仔細選取，以便任何單個模塊(包括具有大部分觸發(fā)器的模塊)的觸發(fā)器開關(guān)速率不超過總功率預(yù)算。從這方面講，可以認(rèn)為分割將功率預(yù)算硬連(hardwire)進了設(shè)計。

圖2：將設(shè)計分割成N個模塊以指定功率預(yù)算。

向量產(chǎn)生是受限的，因而只有一個掃描啟動腳被激活(SE=1)，而ATPG一次只處理一個模塊。ATPG工具以捕獲啟動(SE=0)模塊中的故障和模塊間的故障為目標(biāo)，將所有其它模塊中的故障都指定為“ATPG不可測試”。所有模塊依次重復(fù)這一過程，并在為模塊產(chǎn)生向量之前使用單個命令將模塊中的故障狀態(tài)從“ATPG不可測試”改變?yōu)?ldquo;檢測不到”。

將所有開關(guān)動作限制于用來測試的模塊，可以有效地降低捕獲模式期間的峰值功耗。但要注意的是，在捕獲模式期間消除其它模塊開關(guān)動作的唯一方法是確保上個周期的掃描移位模式和下個周期之間的邏輯狀態(tài)沒有變化(對應(yīng)于被測模塊中捕獲模式的發(fā)送階段)。這可以通過將全1或全0掃描進被測模塊實現(xiàn)。遺憾的是，該方法會導(dǎo)致故障覆蓋率的損失，同時需要更復(fù)雜的故障清單處理以及產(chǎn)生結(jié)束向量進行補償。即使一次只測試一個模塊，我們也希望將向量同時裝載進所有模塊以鎖定模塊間故障。

解決這個兩難問題的方案是利用新思公司的TetraMAX ATPG工具提供的“低功率填充”功能。TetraMAX通常需要用掃描向量中不到10%的位建立并傳播故障效應(yīng)，因此其不再隨機填充剩余位，而是將每個關(guān)注位的值復(fù)制到掃描鏈中的后續(xù)位，直到下一個具有相反值的關(guān)注位。(如圖3所示)

關(guān)注位值的復(fù)制可以將激勵向量中的邏輯狀態(tài)變化減少90%以上。而在不在測試的模塊中，減少程度接近99%(只需要少量關(guān)注位即可鎖定模塊間故障)，因此足以確保輸入向量的上次移位及后面的發(fā)送周期之間幾乎沒有邏輯狀態(tài)的轉(zhuǎn)換。

圖3：TetraMAX ATPG工具的“低功率填充”。

[page]
低功率填充向量可以檢測額外故障，但比標(biāo)準(zhǔn)ATPG向量要少，因為每個低功率填充激勵中的偽隨機位都被移除了。因此，低功率填充ATPG一般要比標(biāo)準(zhǔn)ATPG產(chǎn)生更多的向量才能獲得相同的故障覆蓋率。盡管如此，本節(jié)所描述的技術(shù)在壓縮方面非常靈活，如圖4所示：當(dāng)應(yīng)用更多的壓縮時，測試周期數(shù)只比基本案例(所有掃描啟動沒有被激活，沒有低功率填充)稍多一些。該圖也顯示了在捕獲模式期間由完整向量集與壓縮率之間關(guān)系所得到的峰值開關(guān)動作。而峰值開關(guān)動作的減少幾乎與壓縮率無關(guān)。

圖4：測試周期數(shù)和峰值開關(guān)動作與壓縮率之間的關(guān)系。

低功率填充ATPG還能降低掃描移位期間的平均功率，從而節(jié)省花在測試儀上的時間乃至成本。一般來說，復(fù)制關(guān)注位值可以減少激勵向量中90%以上的邏輯狀態(tài)轉(zhuǎn)換，以及減少響應(yīng)向量中10-50%的邏輯狀態(tài)轉(zhuǎn)換。由于激勵和響應(yīng)是同時被掃描的，因此觸發(fā)器開關(guān)動作的凈平均減少量約為50%。本文介紹的技術(shù)可以減少更高的量，因為模塊中只有極少的關(guān)注位沒被測試到。

在理解低功率填充功能如何工作之后，就很容易了解為什么各模塊要擁有自己的壓縮電路。如果壓縮是“平坦的”(指單個解壓器/壓縮器被嵌在各模塊的頂層而不是里面)，那么解壓器輸出就可以分別輸入到所有模塊上的掃描鏈。被測模塊的關(guān)注位因而無需被掃描進所有的其它模塊，并導(dǎo)致大量的邏輯狀態(tài)轉(zhuǎn)換。相反，將壓縮電路嵌入到模塊中會使到各模塊掃描鏈的輸出受到限制，從而形成了在移位操作時無法通過的關(guān)注位“邊界”。將壓縮邏輯嵌入進設(shè)計物理層里還有進一步的好處，即可以減少布線擁塞，最終減少壓縮的面積開銷成本。

通過時鐘域反映功率預(yù)算

雖然物理模塊內(nèi)的嵌入式壓縮有助于減少布線擁塞，但本節(jié)介紹的技術(shù)無需通過分割設(shè)計以反映功率預(yù)算。相反，可以使用TetraMAX中獨特的功能將觸發(fā)器開關(guān)動作預(yù)算規(guī)定為ATPG制約。

在該種情況下假設(shè)設(shè)計具備足夠多的時鐘，因而單個時鐘不能控制足夠的電路以超出功率預(yù)算。該工具試圖在捕獲模式下只啟動某些時鐘來滿足功率制約。剩余時鐘在捕獲模式中不工作，在移位操作結(jié)束時保持其狀態(tài)。這意味著這些范圍(邏輯網(wǎng)絡(luò)或時鐘網(wǎng)絡(luò))內(nèi)沒有開關(guān)動作，低功率填充的好處僅限于降低掃描移位期間的平均功率。需要注意的是，ATPG必須完全控制所有的時鐘(外部時鐘或PLL產(chǎn)生的時鐘由一個或多個片上時鐘控制器所管理)。

圖5所示設(shè)計具有受ATPG控制的7個時鐘域。值得注意的是，用于壓縮的物理模塊的分割不需與時鐘域一致，以確保測試期間的低功率操作。設(shè)計中的所有觸發(fā)器共享相同的掃描啟動，從而使得所有的故障包括域間故障能一次性地被ATPG發(fā)現(xiàn)。這種簡單、高度自動化的流程可以產(chǎn)生緊湊格式的低功率向量集。

圖5：具有7個時鐘域的設(shè)計。

本文小結(jié)

本文介紹了制造測試過程中引入的動態(tài)功耗如何反過來影響被測器件的性能。測試中過高的峰值功耗會增加延遲并導(dǎo)致不可預(yù)料的測試結(jié)果，而測試期間中過高的平均功率所引起的熱問題則會損壞器件。上述兩個功率問題如果處理不正確將增加制造商的成本，而使用最先進工藝制造的大規(guī)模SoC尤其容易受這些問題的影響。

不僅因為這些設(shè)計中使用了大量的觸發(fā)器，同時還因為需要用更高時間分辨率的實速測試來檢測小延遲故障。為了解決這些問題，設(shè)計師們正在整合測試自動化的先進成果和DFT方法來創(chuàng)建低功率制造測試。本文重點介紹了兩種創(chuàng)新性技術(shù)，它們可將開關(guān)動作降低到與器件任務(wù)模式工作時相當(dāng)?shù)乃?。這兩種方法的主要區(qū)別在于設(shè)計師將功率預(yù)算并入DFT過程中的方式。