中心議題：
- 上升沿和下降沿取決于基頂值和基底值的確定
- 寬度、周期和延遲等時(shí)間參數(shù)在中間線處測(cè)量
- 合理設(shè)置水平軸測(cè)量中的Hysteresis（磁滯）能有效防止噪聲或其它干擾
問題：
“在測(cè)試信號(hào)邊沿的上升/下降時(shí)間的時(shí)候，跟我選擇的存儲(chǔ)深度有沒有關(guān)系。比如我使用40GS/S的采樣率測(cè)試PCIE CLK，如果在屏幕上顯示一個(gè)時(shí)鐘周期測(cè)試它的上升下降時(shí)間和我調(diào)節(jié)時(shí)基到8M的存儲(chǔ)深度時(shí)測(cè)試到的上升下降時(shí)間有沒有區(qū)別？”
回答：
你知道示波器中上升時(shí)間是怎么確定的嗎？如果說是“上升沿”的10%-90%，那“上升沿”指的是什么呢？如果你會(huì)從波形的下面指到上面，那是指下面的最小值點(diǎn)到上面的最大值點(diǎn)還是下面的平均值位置到上面的平均值位置呢？這些都涉及示波器對(duì)上升時(shí)間的算法定義。
示波器里計(jì)算上升沿需要定義“算法”。IEEE定義的算法如圖一所示。上升沿的確定取決于參數(shù)“top”(基頂)和“base”（基底）的確定。 正確的確定基頂和基底是正確的參數(shù)計(jì)算的基礎(chǔ)。在分析的開始，示波器首先計(jì)算一個(gè)波形數(shù)據(jù)的直方圖，時(shí)間跨度由兩個(gè)時(shí)間光標(biāo)之間的時(shí)間值確定，默認(rèn)情況下光標(biāo)是從最左邊到最右邊。例如，如果波形是在兩個(gè)狀態(tài)躍變的，那么其直方圖將包括兩個(gè)波峰。分析方法將嘗試識(shí)別包含了最大的數(shù)據(jù)密度的這兩組數(shù)據(jù)。于是，和這兩組相關(guān)聯(lián)的最大概率的狀態(tài)將被計(jì)算出來，以決定基頂和基底?；斚鄬?duì)應(yīng)于上部的最大概率位置，基底相對(duì)應(yīng)于下部的最大概率位置。
圖一 示波器中一些常用測(cè)量參數(shù)的算法定義
頂部和底部樣本數(shù)的多少會(huì)影響到基頂和基底確定的準(zhǔn)確性。如果示波器上只一個(gè)時(shí)鐘周期，頂部和底部的樣本數(shù)很少，如果時(shí)鐘信號(hào)上有一點(diǎn)點(diǎn)的過沖或下沖就會(huì)影響到直方圖的分布的最大概率狀態(tài)的確定。因此，在測(cè)量時(shí)鐘我們建議屏幕上采集的周期數(shù)盡量多一些。至此，上面的問題的答案已是不言而喻的了。
值得說明的是，有時(shí)候示波器的參數(shù)下方的狀態(tài)顯示中有 的圖標(biāo)，脈沖上的一個(gè)十字表示示波器不能夠確定基頂和基底,但是，測(cè)量仍然是有效的。[page]
圖二 一些時(shí)間參數(shù)的定義
在示波器水平軸測(cè)量中有一個(gè)常被忽略的選項(xiàng)叫Hysteresis（磁滯）。 Hysteresis選項(xiàng)利用了電平之上或之下的限制，這能防止測(cè)量到噪聲或其它干擾。Hysteresis的設(shè)置以milli-divisions（千分之一格）為單位指定，其設(shè)置的原則是：
1. Hysteresis 必須大于您希望忽略掉的最大噪聲尖峰。
2.可用的最大Hysteresis 值小于從電平到最近的波形極值的距離。
3.除非您知道將在任何周期內(nèi)發(fā)生的最大的噪聲和最近的極值電平，否則就在電平的兩側(cè)留出余量。
圖三所示為測(cè)試頻率為61.44MHz時(shí)鐘的TIE@lv參數(shù)，但PLL在計(jì)算頻率時(shí)得到的結(jié)果為5.334099599GHz,這是因?yàn)槿笔r(shí)Hystersis系數(shù)為500mdiv（即0.5格），示波器中將時(shí)鐘上升沿和下降沿的回鉤都當(dāng)作了是一個(gè)個(gè)小的脈沖來計(jì)算頻率，TIE@lv的測(cè)試結(jié)果也當(dāng)然錯(cuò)了。
圖三 使用TIE的缺省設(shè)置，Hysteresis值為500mdiv
圖四 修改TIE的Hystersis設(shè)置
