信號反射和衰減的程度取決于阻抗不連續(xù)的程度。當失配阻抗幅度增加時，更大部分的信號會被反射，接收端觀察到的信號衰減或劣化也就更多。

阻抗失配現(xiàn)象在交流耦合(又稱隔直)電容的SMT焊盤、板到板連接器以及電纜到板連接器(如SMA)處經(jīng)常會遇到。

在如圖1所示的交流耦合電容SMT焊盤的案例中，沿著具有100Ω差分阻抗和5mil銅箔寬度的PCB走線傳播的信號，在到達具有更寬銅箔(如0603封裝的30mil寬)的SMT焊盤時將遇到阻抗不連續(xù)性。這種現(xiàn)象可以用式(1)和式(2)解釋。銅箔的橫截面積或?qū)挾鹊脑黾訉⒃龃髼l狀電容，進而給傳輸通道的特征阻抗帶來電容不連續(xù)性，即負的浪涌。

為了盡量減小電容的不連續(xù)性，需要裁剪掉位于SMT焊盤正下方的參考平面區(qū)域，并在內(nèi)層創(chuàng)建銅填充，分別如圖2和圖3所示。這樣可以增加SMT焊盤與其參考平面或返回路徑之間的距離，從而減小電容的不連續(xù)性。同時應插入微型縫合過孔，用于在原始參考平面和內(nèi)層新參考銅箔之間提供電氣和物理連接，以建立正確的信號返回路徑，避免EMI輻射問題。

但是，距離“d ”不應增加得太大，否則將使條狀電感超過條狀電容并引起電感不連續(xù)性。式中：

C =條狀電容(單位：pF)；

L =條狀電感(單位：nH)；

Zo =特征阻抗(單位：Ω)；

ε=介電常數(shù)；

w =SMT焊盤寬度；

l =SMT焊盤長度；

d =SMT焊盤和下方參考平面之間的距離；

t =SMT焊盤的厚度。

相同概念也可以應用于板到板(B2B)和電纜到板(C2B)連接器的SMT焊盤。

下面將通過TDR和插損分析完成上述概念的驗證。分析是通過在EMPro軟件中建立SMT 焊盤3D 模型， 然后導入Keysight ADS中進行TDR和插損仿真完成的。
[page]
分析交流耦合電容的SMT焊盤效應

在EMPro中建立一個具有中等損耗基板的SMT的3D模型，其中一對微帶差分走線長2英寸、寬5mil，采用單端模式，與其參考平面距離3.5mil，這對走線從30mil寬SMT焊盤的一端進入，并從另一端引出。

圖4和圖5分別顯示了仿真得到的TDR和插損圖。參考平面沒有裁剪的SMT設計造成的阻抗失配是12Ω，插損在20GHz時為-6.5dB。一旦對SMT焊盤下方的參考平面區(qū)域進行了裁剪(其中“d ”設為10mil)，失配阻抗就可以減小到2Ω，20GHz時的插損減小到-3dB。進一步增加“d ”會導致條狀電感超過電容，從而引起電感不連續(xù)性，轉(zhuǎn)而使插損變差(即-4.5dB)。

分析B2B連接器的SMT焊盤效應

在EMPro中建立一個B2B連接器的SMT焊盤的3D模型，其中連接器引腳間距是20mil，引腳寬度是6mil，焊盤連接到一對長5英寸、寬5mil，采用單端模式的微帶差分走線，走線距其參考平面3.5mil。SMT焊盤的厚度是40mil，包括連接器引腳和焊錫在內(nèi)的這個厚度幾乎是微帶PCB走線厚度的40倍。

銅厚度的增加將導致電容的不連續(xù)性和更高的信號衰減。這種現(xiàn)象可以分別由圖6和圖7所示的TDR和插損仿真圖中看出來。通過裁剪掉SMT焊盤正下方適當間距“d ”(即7mil)的銅區(qū)域，可以最大限度地減小阻抗失配。

結(jié)語

本文的分析證明，裁剪掉SMT焊盤正下方的參考平面區(qū)域可以減小阻抗失配，增加傳輸線的帶寬。SMT焊盤與內(nèi)部參考銅箔之間的距離取決于SMT焊盤的寬度以及包括連接器引腳和焊錫在內(nèi)的SMT焊盤有效厚度。在PCB投產(chǎn)之前應先進行3D建模和仿真，確保構建的傳輸通道具有良好的信號完整性。

相關閱讀：

選擇PCB元件的技巧從何談起？那就從封裝開始吧
PCB電路板為什么要做阻抗？意義何在
瞅準PCB市場時機，各廠商均"擴充糧草"，你瞅準沒？