【導讀】為了確保在指定的 40 V 輸出上進行安全可靠的測試，選擇組件時要考慮各種操作。為了實現(xiàn)更大的電壓測試，并展示飛跨電容器多電平轉換器 (FCMFC) 如何利用與反激式轉換器相同的組件更有效地執(zhí)行， 本研究中未使用飛跨電容器結構帶來的較低額定電壓。這表明后續(xù)幾代產品將通過使用 額定值較低的半導體進一步提高效率。
為了確保在指定的 40 V 輸出上進行安全可靠的測試，選擇組件時要考慮各種操作。為了實現(xiàn)更大的電壓測試，并展示飛跨電容器多電平轉換器 (FCMFC) 如何利用與反激式轉換器相同的組件更有效地執(zhí)行， 本研究中未使用飛跨電容器結構帶來的較低額定電壓。這表明后續(xù)幾代產品將通過使用 額定值較低的半導體進一步提高效率。
為了測試前面提到的工作原理，使用相同的組件創(chuàng)建了三個硬件原型，如表 1 所示。將使用反激轉換器作為基準對這兩個 FCMFC 進行比較。反激式配置被視為 N2 FCMFC。開發(fā)的 N3 和 N4 轉換器在次級分別包含 2 個和 3 個電容器級。
控制傳感
初級 FET 的相移脈沖寬度調制 (PSPWM) 控制信號和轉換器次級上飛跨電容器的浮動 FET 信號由 Texas Instruments C2000 F28335 Delfino 控制開發(fā)板發(fā)送。該板由 PLEC 的編碼器編程。初級 FET 設置了軟啟動功能，可緩慢開啟雙繞電感，避免因輸出電容未充電而產生高浪涌電流。該計劃可防止磁飽和并保護使用額定電壓較低的 FET 的未來版本。每次測試試驗都使用開環(huán)控制以固定占空比運行 FET。
隔離輔助電源、浮柵驅動、自舉
晶體管源極節(jié)點處的浮動電壓是多級結構中的一個問題。對于 FCMFC，由于需要保持初級和次級電路電氣隔離，這個問題變得更加嚴重。幸運的是，F(xiàn)CMFC 不需要先進的引導技術。選擇 Analog Devices 的 LTM8067 隔離電源芯片來為自舉電路提供額外的電源。該芯片被設置為將 5 V 電源升壓至 8 V 并驅動次級側的 MOSFET。
該芯片是反激式轉換器，因此它保持主轉換器的初級到次級隔離，額定電壓為 2 kV。它具有一個電壓輸出，如果需要，可以使用電阻器進行調節(jié)，以在更高的電壓下驅動 FET。對于這項工作，英飛凌 FET 可以使用 8 V 和 12 V 電壓，該 FET 只能處理 20 V 柵極驅動。為了獲得良好的電壓調節(jié)，輸入和輸出處的電容分別為 2 F 和 30 F。
一個 20 m 的電阻器與輔助轉換器的輸入串聯(lián)，以防止電源電感和輸入電容之間可能出現(xiàn)諧振回路。通過選擇 Texas Instruments UCC21220A 隔離柵極驅動器芯片，將浮動電壓節(jié)點用作虛擬地。它們還在邏輯電平控制器輸入側和驅動飛跨電容器 MOSFET 的次級高壓側之間提供 4 kV 隔離。
每個浮動電壓節(jié)點都需要一個自舉，這與飛跨電容器相同。 N3 FCMFC 有一個自舉電路，而 N4 轉換器有兩個。每個自舉電路由電阻器(RB)、二極管(DB)和電容器(CB)組成。隔離的 8 V DC 電源為電阻器供電，該電阻器與二極管串聯(lián)，然后與電容器串聯(lián)。然后，該電容器連接到浮動源極節(jié)點，該節(jié)點是飛跨電容器 C1 的負極。這在自舉電路圖的圖 1 中用紅點表示。
圖 1 . N3 的自舉電路。圖片由IEEE Open Journal of Power Electronics提供
CB 的正極性連接到隔離驅動芯片的輸入電壓節(jié)點。在此設置中，自舉電路使用隔離電源對變壓器的第二個接地進行充電，并且 FC 網絡的所有后一個開關均打開。當后一個開關關閉時，CB 兩端的電壓現(xiàn)在為 Viso - VDB + VC1。這使得浮動 FET 柵極到源極之間的電壓等于隔離電源的電壓減去自舉二極管兩端的壓降。
自舉電容器足夠大，可以快速充電并存儲足夠的能量，以保持 FET 每個周期所需的導通時間。對于更別的轉換器，例如本研究中的 N4，個自舉電容器（靠近線圈）將必須通過多個 FET 充電。需要設置 PSPWM，以便自舉電容器有足夠的時間充電。當改變開關頻率時，就像在這項工作中一樣，自舉電路的充電和放電時間必須平衡。
所選自舉二極管的反向恢復時間為 3.7 ns，小于 FET 的有效導通時間。這樣做是為了防止電流過大而損壞輔助電源。 FET 的有效導通時間包括柵極充電后漏極至源極電壓下降所需的時間以及柵極電壓開始時漏極至源極電壓開始下降所需的時間上升。
選擇自舉二極管是為了在電容器充電時處理平均電流，這種情況發(fā)生在初級占空比（50%）時。二極管可以處理啟動期間的峰值電流，即電源電壓減去二極管的壓降除以自舉電阻，約為 2A。
印刷電路板布局和電容器設計
在圖 2 中，三個轉換器的輸入位于左側，輸出位于右側。三個轉換器均位于一塊 4 層 PCB 上。從上到下分別是N4、N3、N2（反激式）。黃線是 14 AWG 電流跳線，用于測量初級和次級電流的電流互感器測試探頭。三個轉換器之間沒有電氣連接。每個有源器件都有用于緩沖電路的 RC 焊盤。根據(jù)分析，飛跨電容器和輸出電容器選擇在 20-30 F 之間，以獲得 2.5% 的紋波。添加了更多焊盤（1 F 和 10 F），以根據(jù)設備的工作情況和實驗來微調電容。
圖2 .印刷電路板 N2（底部）、N3（中）和 N4（頂部）。圖片由IEEE Open Journal of Power Electronics提供
緩沖電路
初級 FET 中有兩個緩沖電路。齊納緩沖器電路阻止開關節(jié)點處的電壓過高，該電壓由于關斷時存在漏感能量而增加。為了保護 FET，齊納二極管設置為 27V。圖 3 顯示，齊納鉗位將電壓降至 32.03V，然后穩(wěn)定在穩(wěn)壓電壓（遠低于 100V FET 額定值）。電壓刻度為 5 V/p，時間刻度為 2 s/p。初級 FET 和其他有源器件具有串聯(lián) RC 緩沖器，以減少電壓振鈴。它們可以在很寬的頻率范圍內的所有情況下工作。例如，圖 3 在 500 kHz 時幾乎沒有可見的振鈴。
圖3 .帶齊納緩沖器鉗位的初級 FET 開關節(jié)點電壓。圖片由IEEE Open Journal of Power Electronics提供
隔離飛跨電容多電平轉換器硬件設計要點
本文討論了隔離飛跨電容多電平轉換器的硬件設計。以下是一些要點。
該研究提供了有關硬件設計和組件選擇的詳細信息，包括緩沖電路和微調電容的使用。
原型設計旨在確保在指定的 40 V 輸出上進行安全可靠的測試，同時考慮到各種操作。
本研究并未利用飛跨電容器結構實現(xiàn)的較低額定電壓來實現(xiàn)更安全的測試，但未來幾代人可以使用較低額定值的半導體來提高效率。
與傳統(tǒng)轉換器相比，隔離飛跨電容器多電平轉換器具有提高效率和降低額定電壓的潛力，使其成為電力電子應用的有前途的替代品。
本研究開發(fā)的 N3 和 N4 轉換器在次級分別包含 2 個和 3 個電容器級，展示了通過使用飛跨電容器結構提高效率的潛力。
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯(lián)系小編進行處理。
推薦閱讀：
【“源”察秋毫系列】多次循環(huán)雙脈沖測試應用助力功率器件研究及性能評估
AMTS & AHTE South China 2024圓滿落幕 持續(xù)發(fā)力探求創(chuàng)新，攜手并進再踏新征程！
