你的位置:首頁 > 電路保護 > 正文

新一代內(nèi)存DDR5帶來了哪些改變?

發(fā)布時間:2021-05-20 來源:泰克科技 責任編輯:lina

【導(dǎo)讀】從增強現(xiàn)實到人工智能、云計算再到物聯(lián)網(wǎng),5G正在燃爆新技術(shù)增長,同時也在燃爆它們生成的數(shù)據(jù)量。數(shù)據(jù)量越來越大,隨之而來的是存儲和快速訪問需求,DDR5之類的技術(shù)變得空前重要。數(shù)據(jù)中心需要持續(xù)存儲、傳送和處理這些數(shù)據(jù),推動著高速信令的極限,也給內(nèi)存帶來了前所未有的測試挑戰(zhàn)。

從增強現(xiàn)實到人工智能、云計算再到物聯(lián)網(wǎng),5G正在燃爆新技術(shù)增長,同時也在燃爆它們生成的數(shù)據(jù)量。數(shù)據(jù)量越來越大,隨之而來的是存儲和快速訪問需求,DDR5之類的技術(shù)變得空前重要。數(shù)據(jù)中心需要持續(xù)存儲、傳送和處理這些數(shù)據(jù),推動著高速信令的極限,也給內(nèi)存帶來了前所未有的測試挑戰(zhàn)。
 
具體有哪些變化?DDR5與DDR4差別很大,實際上更像LPDDR4,DDR5帶來9個變化。
 
1.速度更快!第一個,也是最重要的一個,數(shù)據(jù)速率達到6.4 Gbps,而DDR4最高只有3.2Gbps。規(guī)范中還有一條,在未來幾年內(nèi)把速度上限推高到8 Gbps以上。通道結(jié)構(gòu)與LPDDR4類似,ECC中也有兩條獨立的40位通道。還有更高的預(yù)讀取、更高的突發(fā)長度和更高的行列組,這些都提高了效率,實現(xiàn)了高速模式。
 
新一代內(nèi)存DDR5帶來了哪些改變?
 
2.DDR5帶來的另一大變化是寫入不再居中。DQS和DQ之間有固定的偏置,因此我們不能只在示波器上測量DQS和DQ之間的延遲,以推算出是讀還是寫。不再這么容易了!讀寫突發(fā)分隔都將變得更加復(fù)雜。
 
新一代內(nèi)存DDR5帶來了哪些改變?
 
3.新的時鐘抖動測量。DDR5引入了Rj、Dj和Tj測量,代替了周期和周期間抖動測量。Rj指標在最大數(shù)據(jù)速率下變得非常緊。優(yōu)秀的信號完整性對滿懷信心地測量這些參數(shù)變得至關(guān)重要。
 
4.反嵌在更高的DDR5數(shù)據(jù)速率下將變得非常關(guān)鍵。反嵌是一種移除探頭和內(nèi)插器負載的技術(shù)。它還用來把探測點以虛擬方式從DRAM球移到DRAM芯片,以使反射達到最小。我們想看到Rx看到的是什么。為成功地創(chuàng)建反嵌濾波器文件或傳遞函數(shù),要求s-par文件,而且數(shù)量很多。想法是在SOC封裝、電路板模型、DRAM封裝、內(nèi)插器、探頭及IO設(shè)置中使用s-par模型,比如Tx驅(qū)動強度和Rx ODT (如有),盡可能如實模擬DDR通道。如果沒有s-par模型,還可以使用簡單的傳輸線參數(shù),如傳播延遲和特性阻抗,這通過在示波器屏幕上測量反射來實現(xiàn)。
 
新一代內(nèi)存DDR5帶來了哪些改變?
 
5.我們將第一次在接收機中有Rx均衡、4階DFE。DDR5提高了數(shù)據(jù)速率,而不用把DQ總線遷移到差分信令,也就是說,DQ總線仍是單端的,與DDR3/4相同。然而,內(nèi)存通道有大量的阻抗失配點,由于反射而提高了整體ISI。在數(shù)據(jù)速率超過4800 Mbps時,DRAM球的數(shù)據(jù)眼圖預(yù)計會閉合。DDR5 DRAM Rx實現(xiàn)了4階DFE,幫助均衡DQ信號,在接收機鎖存數(shù)據(jù)后張開數(shù)據(jù)眼圖。此外,RCD的CA Rx還需要DFE,以確保可靠地捕獲信號。
 
6.DDR5另一個明顯變化是包括一條環(huán)回通道??匆幌翫DR5的引腳圖,您會發(fā)現(xiàn)專用的DQS/DQ環(huán)回引腳。其用來實現(xiàn)獨立DRAM RX/TX表征。環(huán)回通道至關(guān)重要。事實上,我們正是通過環(huán)回通道,才知道接收機真正實時做了哪些位決策。它是所有不同接收機之間共享的一條單線,由于信號完整性差及其他原因,我們只能發(fā)回每第四個位或每第二個位,所以有充足的時間,能夠確保外部接收機或誤碼檢測器能夠以100%準確度校驗片上Rx的質(zhì)量。
 
7.DDR5需要使用BERT和/或通用碼型發(fā)生器進行獨立DRAM Rx/Tx測試。這要求一套全新測試,包括電壓和頻率靈敏度及壓力眼圖測試,DDR3/4中是沒有這些測試的。概念很簡單,任何人都應(yīng)能夠使用標準化JEDEC夾具,根據(jù)JEDEC規(guī)定的測試程序,執(zhí)行標準測試,確定DRAM Rx/TX的健康狀況。
 
新一代內(nèi)存DDR5帶來了哪些改變?
 
8.準確的壓力校準將成為DDR5 RX測試中的大問題,而且要獲得準確的S參數(shù)模型,這兩者都必須進行估算并測量,包括所有段。另一個關(guān)鍵特性是能夠準確地或很好地猜出測量深度及示波器記錄長度,這樣就不會浪費太多的時間。
 
9.DRAM Rx/Tx測試將面臨巨大的數(shù)據(jù)庫管理問題。數(shù)量龐大的s-par文件、反嵌模型和測量結(jié)果的自動化和管理,將變成一個噩夢。想象一下,不同廠商多種DIMM配置,以不同速度等級測試80多個引腳,這將非常非常困難。
 
與DDR3/4相比,DDR5改善了帶寬、密度和通道效率。但數(shù)據(jù)傳送速率越高,信號速度越快,要求一致性測試、調(diào)試和驗證的測量性能越高。泰克科技去年7月推出TekExpress DDR5發(fā)射機解決方案,其改善了自動化程度,工程師可以克服各種DFE所帶來的分析挑戰(zhàn),采用用戶自定義采集和DDR5去嵌技術(shù)及串行數(shù)據(jù)鏈路分析(SDLA)技術(shù),滿懷信心地、高效地驗證和調(diào)試DDR5設(shè)計。了解DDR5固有的差異有助于高效檢驗和調(diào)試。
 
關(guān)于泰克科技
 
泰克公司總部位于美國俄勒岡州畢佛頓市,致力提供創(chuàng)新、精確、操作簡便的測試、測量和監(jiān)測解決方案,解決各種問題,釋放洞察力,推動創(chuàng)新能力。70多年來,泰克一直走在數(shù)字時代前沿。
 
免責聲明:本文為轉(zhuǎn)載文章,轉(zhuǎn)載此文目的在于傳遞更多信息,版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題,請電話或者郵箱聯(lián)系小編進行侵刪。
 
 
推薦閱讀:
電感選型殺手锏——電感電流與電感量
如何使用有源米勒鉗位電路來減輕寄生效應(yīng)
巧用采樣和保持電路,確保ADC精度
SIAC聯(lián)盟大改半導(dǎo)體產(chǎn)業(yè)格局?來中國(國際)半導(dǎo)體技術(shù)在線會議暨在線展
中國半導(dǎo)體產(chǎn)業(yè)鏈將進入高速發(fā)展通道
要采購示波器么,點這里了解一下價格!
特別推薦
技術(shù)文章更多>>
技術(shù)白皮書下載更多>>
熱門搜索
?

關(guān)閉

?

關(guān)閉