ADRV9009收發(fā)器

 

ADRV9009是ADI收發(fā)器產(chǎn)品線的新產(chǎn)品。收發(fā)器架構(gòu)如圖2所示。該芯片使用直接變頻架構(gòu)，將發(fā)射和接收雙通道收發(fā)鏈路集成在單芯片中。其中包含正交校正、直流失調(diào)和LO泄漏校正等數(shù)字處理算法，這些算法保證了直接變頻架構(gòu)的性能。收發(fā)器提供了射頻（RF）與數(shù)字之間轉(zhuǎn)換的完整功能。支持高達(dá)6GHz的RF頻率，JESD204B接口則為基于ASIC或FPGA的處理器提供高速數(shù)據(jù)接口。

 

圖2. ADRV9009收發(fā)器功能框圖。

 

無(wú)線電與外部輸入的參考頻率同步。轉(zhuǎn)換器時(shí)鐘、LO和數(shù)字時(shí)鐘的PLL均會(huì)與參考時(shí)鐘鎖相。通過(guò)外部LO的配置可以繞過(guò)內(nèi)部LO PLL。LO路徑的PLL或外部LO輸入與混頻器端口之間有一個(gè)分頻器，用于生成直接變頻架構(gòu)所需的正交LO信號(hào)。轉(zhuǎn)換器時(shí)鐘和LO會(huì)直接影響相位噪聲，在評(píng)估相位噪聲貢獻(xiàn)因素時(shí)我們會(huì)對(duì)此進(jìn)行進(jìn)一步討論。

 

檢查相位噪聲貢獻(xiàn)因素

 

發(fā)射的相位噪聲由多個(gè)因素組成。圖3闡明了使用直接變頻波形發(fā)生器架構(gòu)的簡(jiǎn)單功能框圖以及主要相位噪聲因素。

 

圖3. 直接上變頻功能框圖和關(guān)聯(lián)相位噪聲貢獻(xiàn)因素。

 

在倍頻器或分頻器中，相位噪聲的比例為20logN，其中N是輸入輸出頻率比。

 

這比例也適用于直接數(shù)字頻率合成器(DDS)，其中時(shí)鐘噪聲貢獻(xiàn)與DDS輸出頻率的比例為20logN。

 

要考慮的第二個(gè)方面是PLL中的相位噪聲傳遞函數(shù)，注入PLL的基準(zhǔn)頻率將作為頻率比例函數(shù)（類似于倍頻器）按比例分配到輸出，但會(huì)受環(huán)路帶寬(BW)和所選的環(huán)路濾波器所形成的低通濾波器影響。

 

將這些原則應(yīng)用于收發(fā)器，可檢查各種噪聲因素的貢獻(xiàn)。注入收發(fā)器的頻率有兩種，即LO頻率和基準(zhǔn)頻率。LO頻率直接影響相位噪聲輸出，但在用于創(chuàng)建混頻器正交LO信號(hào)的內(nèi)部分頻器中減少了6 dB?；鶞?zhǔn)頻率貢獻(xiàn)由幾個(gè)因素決定。它用于在時(shí)鐘PLL中創(chuàng)建DAC時(shí)鐘。時(shí)鐘輸出上由于基準(zhǔn)頻率而產(chǎn)生的噪聲將與PLL的噪聲傳遞函數(shù)成比例。然后，這種噪聲貢獻(xiàn)再次與DAC時(shí)鐘與DAC輸出頻率比成比例。這種效果可以簡(jiǎn)化為基準(zhǔn)頻率和DAC輸出頻率的比例，并受PLL BW低通傳遞函數(shù)影響。

 

接下來(lái)，考慮收發(fā)器相位噪聲貢獻(xiàn)。在發(fā)射路徑中，所有電路元件都會(huì)產(chǎn)生殘余噪聲，另一個(gè)噪聲貢獻(xiàn)是DAC輸出的加性噪聲，它隨DAC輸出頻率而變化。這可以總結(jié)為兩個(gè)殘余相位噪聲術(shù)語(yǔ)：頻率相關(guān)噪聲貢獻(xiàn)和頻率無(wú)關(guān)噪聲貢獻(xiàn)。頻率相關(guān)噪聲與DAC輸出頻率的比例為20logN。頻率無(wú)關(guān)噪聲是固定的，將作為收發(fā)器的相位噪底。

 

為了提取IC殘余噪聲貢獻(xiàn)作為頻率相關(guān)貢獻(xiàn)因素和頻率無(wú)關(guān)貢獻(xiàn)因素的函數(shù)進(jìn)行了一系列相位噪聲測(cè)量，如圖4所示。

 

(a). The Reference Frequency and LO Frequency.
 

(b). The Transceiver Transmit Output Phase Noise.
 

(c). The Transceiver Residual Phase Noise.

圖4. 用于提取可變相位噪聲貢獻(xiàn)因素的相位噪聲測(cè)量。

 

用于相位噪聲測(cè)量的測(cè)試設(shè)置如圖5所示。對(duì)于收發(fā)器LO和基準(zhǔn)頻率輸入，分別使用了Rohde & Schwarz SMA100B和100 A。Holzworth HA7402C用作相位噪聲測(cè)試設(shè)置。對(duì)于絕對(duì)相位噪聲測(cè)量，將收發(fā)器的發(fā)射輸出注入測(cè)試設(shè)置。對(duì)于殘余相位噪聲測(cè)量，需要三個(gè)收發(fā)器，并且將額外的收發(fā)器作為測(cè)試設(shè)置中混頻器的LO端口，可從測(cè)量中去除基準(zhǔn)頻率和LO頻率的噪聲貢獻(xiàn)。

 

(a). Absolute Phase Noise Measurement.
 

(b). Residual Phase Noise Measurement.

圖5. 用于相位噪聲測(cè)量的測(cè)試設(shè)置。

 

通過(guò)評(píng)估圖4的實(shí)測(cè)數(shù)據(jù)，從收發(fā)器IC中提取了頻率相關(guān)和頻率無(wú)關(guān)相位噪聲貢獻(xiàn)因素。估計(jì)值如圖6所示。估計(jì)值來(lái)自于對(duì)實(shí)測(cè)數(shù)據(jù)的擬合結(jié)果以及在偏移頻率大于1 MHz時(shí)對(duì)相位噪底應(yīng)用的閾值設(shè)置。

 

圖6. 收發(fā)器殘余相位噪聲貢獻(xiàn)。這些曲線是從圖4的實(shí)測(cè)數(shù)據(jù)中提取出來(lái)的。

 

絕對(duì)相位噪聲測(cè)量和預(yù)測(cè)

 

如前所述通過(guò)評(píng)估不同相位噪聲貢獻(xiàn)，基于DAC輸出頻率以及用于參考和本振的振蕩源，相位噪聲可以通過(guò)計(jì)算預(yù)測(cè)。實(shí)測(cè)和預(yù)測(cè)結(jié)果如圖7所示。

 

(a). DAC Ouput = 12.5 MHz.

(b). DAC Output = 25 MHz.

(c). DAC Output = 50 MHz.

(d). DAC Output = 100 MHz.

圖7. 外部LO的測(cè)量相位噪聲與預(yù)測(cè)相位噪聲的對(duì)比。對(duì)于2.6 GHz的收發(fā)器中心頻率，LO設(shè)置為5.2GHz。DAC輸出頻率從12.5 MHz到100 MHz不等。結(jié)果是可預(yù)測(cè)的，并表明這種分析方法可以推廣到額外的頻率。

 

貢獻(xiàn)可通過(guò)下式計(jì)算：

 

LO相位噪聲貢獻(xiàn)：使用了圖4測(cè)得的LO相位噪聲，并將其降低了6 dB，以對(duì)應(yīng)收發(fā)器內(nèi)部的分頻器。

參考相位噪聲貢獻(xiàn)：以圖4的實(shí)測(cè)參考噪聲作為起始點(diǎn)。收發(fā)器中的時(shí)鐘PLL具有幾百kHz的環(huán)路帶寬，因此采用具有類似環(huán)路帶寬的二階低通濾波器來(lái)抑制參考噪聲。然后將噪聲按DAC輸出頻率與基準(zhǔn)頻率比的20log進(jìn)行縮減。

IC貢獻(xiàn)：使用了圖6的曲線。

 

測(cè)量結(jié)果與預(yù)測(cè)結(jié)果非常接近，圖表顯示了哪些貢獻(xiàn)因素控制不同的偏移頻率。在低于5 kHz左右的偏移頻率下，第一個(gè)LO占主導(dǎo)地位。在高于1 MHz左右的偏移頻率下，IC殘余噪聲占主導(dǎo)地位。在10 kHz左右至500 kHz左右的中等偏移頻率下，DAC輸出頻率成為一個(gè)因素。在較高的DAC輸出頻率下，IC頻率相關(guān)噪聲占主導(dǎo)地位。降低DAC輸出頻率時(shí)，IC貢獻(xiàn)減至LO頻率主導(dǎo)性能的那個(gè)點(diǎn)。

 

外部LO考慮因素

 

探索外部LO用法的設(shè)計(jì)有一些因素值得注意。有兩點(diǎn)可能有所限制：

 

使用內(nèi)部分頻器時(shí)，啟動(dòng)或切換外部LO時(shí)存在相位模糊。內(nèi)部LO包含RF相位同步功能，這是外部LO尚不具備的。

當(dāng)外部LO跳頻時(shí)，QEC算法存在一個(gè)建立時(shí)間，該時(shí)間可能在頻率變化后的瞬間以雜散方式影響圖像。

 

這兩項(xiàng)都導(dǎo)致了多通道系統(tǒng)跨越大于收發(fā)器瞬時(shí)帶寬工作的復(fù)雜性。未來(lái)的收發(fā)器可能會(huì)克服這些限制，但在撰寫本文之際，當(dāng)ADRV9009與外部LO一起使用時(shí)，這些復(fù)雜性依然存在。

 

盡管存在這些復(fù)雜性，仍有許多應(yīng)用可以利用外部LO改進(jìn)相位噪聲。其中包括具有不太嚴(yán)格的動(dòng)態(tài)跳頻要求的任何單通道或低通道系統(tǒng)，或任何具有固定LO頻率的多通道系統(tǒng)。

 

如窄帶相控陣這種特殊應(yīng)用使用外部LO可以獲得更好的相位噪聲性能。在該應(yīng)用中，使用收發(fā)器作為通用波形發(fā)生器和接收器是切實(shí)可行的，它可以支持各種工作頻率，然后在實(shí)際運(yùn)行或最終的LO實(shí)現(xiàn)中選擇特定的頻段。

 

對(duì)于工作頻帶在收發(fā)器瞬時(shí)帶寬內(nèi)的相控陣系統(tǒng)，外部LO可以是單一頻率，在這種情況下，使用外部LO結(jié)構(gòu)來(lái)構(gòu)建相控陣是一個(gè)非常實(shí)用的選擇。在評(píng)估系統(tǒng)相位噪聲時(shí)，可以選擇一個(gè)噪聲遠(yuǎn)遠(yuǎn)小于LO的參考頻率信號(hào)。如果將一個(gè)公共LO分布到多個(gè)收發(fā)器，當(dāng)系統(tǒng)中收發(fā)器數(shù)量增加時(shí)，來(lái)自IC的噪聲貢獻(xiàn)將降低，直到系統(tǒng)噪聲主要來(lái)自于外部LO。該結(jié)論簡(jiǎn)化了系統(tǒng)工程噪聲分析。由于噪聲主要由公共LO控制，工程工作可以集中在中央LO設(shè)計(jì)的性能/價(jià)格權(quán)衡上。

 

總結(jié)

 

現(xiàn)在有一種方法是利用外部LO來(lái)預(yù)測(cè)ADRV9009收發(fā)器相位噪聲。該方法允許利用DAC輸出頻率的函數(shù)方程來(lái)跟蹤參考振蕩器、LO源和收發(fā)器的貢獻(xiàn)。測(cè)量結(jié)果與預(yù)測(cè)結(jié)果非常吻合，表明該方法也可用于分析使用其他參考源是收發(fā)器的性能。這種方法也很普遍，可以用于任何波形發(fā)生器的設(shè)計(jì)中。

 

在努力創(chuàng)建低相位噪聲LO源時(shí)，使用外部LO測(cè)得的相位噪聲性能有明顯的優(yōu)勢(shì)。我們的目的是在評(píng)估架構(gòu)選項(xiàng)時(shí)為系統(tǒng)設(shè)計(jì)人員提供一系列選項(xiàng)。對(duì)于使用收發(fā)器外部LO輸入的低相位噪聲應(yīng)用中，該描述為在各種條件下評(píng)估系統(tǒng)級(jí)相位噪聲奠定了基礎(chǔ)。

 

在評(píng)估系統(tǒng)相位噪聲時(shí)，可以選擇噪聲貢獻(xiàn)遠(yuǎn)遠(yuǎn)小于LO的參考頻率源。如果將一個(gè)公共LO分布到多個(gè)收發(fā)器，當(dāng)系統(tǒng)中收發(fā)器數(shù)量增加時(shí)，來(lái)自IC的噪聲貢獻(xiàn)將降低，直到系統(tǒng)噪聲主要來(lái)自于外部LO。該結(jié)論簡(jiǎn)化了系統(tǒng)工程噪聲分析。由于噪聲主要由公共LO控制，工程工作可以集中在中央LO設(shè)計(jì)的性能/價(jià)格權(quán)衡上。

 

在努力創(chuàng)建低相位噪聲LO源時(shí)，使用外部LO測(cè)得的相位噪聲性能有明顯的優(yōu)勢(shì)。我們的目的是在評(píng)估架構(gòu)選項(xiàng)時(shí)為系統(tǒng)設(shè)計(jì)人員提供一系列選項(xiàng)。對(duì)于使用收發(fā)器外部LO輸入的低相位噪聲應(yīng)用中，該描述為在各種條件下評(píng)估系統(tǒng)級(jí)相位噪聲奠定了基礎(chǔ)。

 

ADRV9009

 

●雙發(fā)射器

●雙接收器

●雙輸入共享觀察接收器

●最大接收器帶寬：200 MHz

●最大可調(diào)諧發(fā)射器合成帶寬：450 MHz

●最大觀察接收器帶寬：450 MHz

●全集成的小數(shù) N 射頻合成器

●全集成的時(shí)鐘合成器

●適用于射頻 LO 和基帶時(shí)鐘的多芯片相位同步

●JESD204B 數(shù)據(jù)路徑接口

●調(diào)諧范圍：75 MHz 至 6000 MHz

（來(lái)源：亞德諾半導(dǎo)體）