在電流流經(jīng)MOSFET體二極管的應用中，反向恢復電荷Qrr會引起一些重大的挑戰(zhàn)，設計工程師需要仔細處理。在低功耗充電器和適配器產品應用中，其開關頻率高且負載電流一般小于5A，對I2R損耗的關注較少，設計工程師應密切關注動態(tài)損耗。選擇低Qrr MOSFET可以降低尖峰值，提高效率，降低EMI輻射。

 

在為許多類型的消費和工業(yè)應用設計電源時，效率往往是最重要的因素，這些應用包括手機、平板電腦和筆記本電腦、可充電的電動工具和LED照明，以及不計其數(shù)的其它產品。 一些應用需要高效率，以滿足法定要求，或只是減少散熱，從而實現(xiàn)更小、更輕的最終產品設計。選擇同步MOSFET來滿足所有這些要求可能是一項較為困難的任務。

 

當然，工程師首先會查看顯眼的數(shù)據(jù)表參數(shù)，選擇電壓和電流額定值合適的器件。由于效率很重要，大多數(shù)器件首先按照RDS(on)選擇。 然后依據(jù)開關頻率選擇動態(tài)參數(shù)；例如，柵極電荷Qg和Qgd可以很好地反映柵極的預期損耗。Qg品質因數(shù)(FOM = RDS(on) x QG)也可以很好地反映開關應用中MOSFET的效率，同時MOSFET的電容，Ciss、Coss、Crss可以反映漏極-源極尖峰和柵極擾動是否會成為問題。低電容也有助于提高效率。最后，器件必須能夠適合于您的設計，所以您需要查看其尺寸和所采用的封裝。

 

然而，還有另一個參數(shù)Qrr常常被忽略，它通常位于數(shù)據(jù)表的底部。在電流流經(jīng)MOSFET體二極管的應用中，例如，在同步整流器和續(xù)流應用中，反向恢復電荷Qrr會引起一些重大的挑戰(zhàn)，設計工程師需要仔細處理。

 

Qrr或反向恢復電荷是當二極管正向偏置時，在MOSFET體二極管的PN結累積的電荷。在大多數(shù)應用中，電流在每個開關周期流過體二極管兩次，導致電荷累積。之后的電荷釋放，要么是在MOSFET內部，要么是作為附加電流(Irr)短暫地流過高邊MOSFET，并在系統(tǒng)中造成額外的損耗。

 

尖峰特性

反向恢復電流(Irr)也與PCB的寄生電感相互作用，導致漏極-源極電壓(VDS)出現(xiàn)尖峰。這些尖峰可以通過降低PCB的電感或選擇Qrr較低的MOSFET來降低。 如果不能在設計階段解決尖峰問題，往往導致工程師不得不使用更高的電壓等級，因此項目后期需要使用價格更高昂的MOSFET。

 

但這仍然留下了一個問題。如果不加以處理，則漏極引腳上的尖峰可以經(jīng)由電容耦合到柵極引腳上，導致所謂的“柵極擾動”。如果柵極擾動超過MOSFET的閾值電壓，則發(fā)生交叉導通，且MOSFET可能在應該關閉時導通。如果高端MOSFET和低端MOSFET同時導通，電源軌之間會產生直通電流，造成較大的功率損耗，并有可能損壞MOSFET。

 

讓我們來更詳細地研究一下這個問題。在大多數(shù)應用所需的死區(qū)時間，電流在每個開關周期會流過體二極管兩次。讓我們首先考量一下在同步場效應晶體管導通之前會發(fā)生什么。由于在死區(qū)時間內電流將流經(jīng)體二極管，因此有些負載電流將作為積累電荷(Qrr)被捕獲。

當同步場效應晶體管導通時，則積累的電荷在MOSFET內部釋放。因此，部分負載電流由于Qrr效應而損耗，導致同步場效應晶體管內產生I2R損耗。

 

在第二種情況下，當高邊MOSFET導通時，MOSFET的體二極管再次發(fā)生反向偏置。附加電流Irr會短暫流經(jīng)高邊MOSFET，直到積累的電荷Qrr完全耗盡。電荷耗盡不是瞬間完成的，Irr通常會流動幾十納秒，直到Qrr耗盡。反向恢復時間Trr被引用于數(shù)據(jù)表中。在這種情況下，Irr會在高邊MOSFET中導致額外的I2R損耗，如圖1所示。

 

圖1：Irr導致高邊MOSFET中額外的I2R損耗

 

Vds尖峰

反向恢復電流尖峰Irr也與PCB的寄生電感相互作用，產生電壓尖峰，其中：

V = L x (di/dt)。

 

MOSFET的耐壓值選擇應該適當，以確保擊穿電壓額定值(BVDS)高于最大尖峰值；通常采用80%降額。測量的尖峰值為80V 時，Vds的耐壓一般要求采用BVDS至少100V的MOSFET。

 

柵極擾動

當Vds尖峰出現(xiàn)時，設計人員還應該在他們的應用中查看柵極擾動。由于MOSFET的所有三個端子之間都有電容，因此漏極引腳上的任何尖峰也將通過電容耦合到MOSFET的柵極引腳上。在極端情況下，如果柵極擾動超過MOSFET的閾值電壓，則MOSFET會進入導通狀態(tài)。

 

預驅電路通常需要設置死區(qū)時間，以保證高邊MOSFET和低邊MOSFET不能同時導通。但是，當柵極擾動發(fā)生時，低邊與高邊MOSFET同時導通，導致直通電流在電源軌之間流動，從而引起I2R損耗過大，在極端情況下會導致MOSFET損壞。

 

所有MOSFET都不是相同的

對于100V MOSFET，在4~8mΩ導通電阻區(qū)間內就不同MOSFET供應商的數(shù)據(jù)表參數(shù)進行比較時，可以發(fā)現(xiàn)不同供應商的Qrr存在很大差異。對于具有類似導通電阻的MOSFET，安世半導體的NextPower 100V技術提供的Qrr通常比其他MOSFET供應商低30%到100%。

在典型應用中，因為很難分離和測量單個Qrr效應，因此我們依賴于仿真來模擬其效應。

對7mΩ MOSFET PSMN6R9-100YSF的Spice 仿真顯示，當Qrr增大至2倍時，產生的尖峰電壓可以增加約8%，如圖2所示。

 

圖2：通過一款7mΩ MOSFET的Spice仿真顯示，當Qrr增大至2倍時，產生的尖峰電壓增加約8%

 

選擇低Qrr MOSFET也可以顯著提高效率，特別是在低負載電流下。

 

結論

在低功耗充電器和適配器產品應用中，其開關頻率高且負載電流一般小于5A，對I2R損耗的關注較少，設計工程師應密切關注動態(tài)損耗。選擇低Qrr MOSFET可以降低尖峰值，提高效率，降低EMI輻射，如圖3所示。

 

圖3：低Qrr MOSFET可以降低尖峰值，提高效率，降低EMI輻射