【導(dǎo)讀】開發(fā)人員可利用PIC16F13145系列單片機中的可配置邏輯模塊（CLB）外設(shè)實現(xiàn)硬件中復(fù)雜的分立邏輯功能，從而精簡物料清單（BOM）并開發(fā)定制專用邏輯。
開發(fā)人員可利用PIC16F13145系列單片機中的可配置邏輯模塊（CLB）外設(shè)實現(xiàn)硬件中復(fù)雜的分立邏輯功能，從而精簡物料清單（BOM）并開發(fā)定制專用邏輯。
在許多嵌入式系統(tǒng)應(yīng)用中，通常都會使用分立式邏輯器件，例如74’HC系列。這些邏輯器件的優(yōu)勢在于可以獨立于單片機（MCU）工作，并且響應(yīng)速度比軟件快得多。但是，這些器件會增加物料清單（BOM）并且需要占用額外的PCB面積。
為了解決這一問題，Microchip的許多單片機都集成了一種名為可配置邏輯單元（CLC）的外設(shè)（在PIC? MCU上）或名為可配置定制邏輯（CCL）的類似外設(shè)（在AVR? MCU上）。這兩種外設(shè)都實現(xiàn)了軟件定義的定制邏輯，可以獨立于CPU執(zhí)行。換句話說，一旦設(shè)置了定制邏輯功能，其行為就獨立于單片機。
但是，這兩種外設(shè)存在限制，即每個實例的邏輯數(shù)量非常小。每個CLC大約相當(dāng)于一個查找表（LUT），而CCL相當(dāng)于一個內(nèi)部具有幾個獨立LUT的實例。這兩種外設(shè)的功能非常強大，可用于開發(fā)簡單邏輯電路、將各種信號混合在一起以及與其他硬件外設(shè)相集成。例如，硬件按鈕去抖、WS2812輸出生成和正交解碼這些示例都需要使用這兩種外設(shè)，但單片機中這兩種外設(shè)的數(shù)量并不多，因此限制了應(yīng)用的復(fù)雜度。
為了支持更復(fù)雜的應(yīng)用，PIC16F13145系列單片機引入了一種名為可配置邏輯模塊（CLB）的新型邏輯外設(shè)（如圖1所示）。請注意，CLB并不會取代CLC或CCL外設(shè)，器件可以同時配備CLC/CCL和CLB。
圖1—— CLB框圖
PIC16F13145系列單片機上的CLB包含四個邏輯組，每組包含八個BLE。不同邏輯組的BLE之間彼此連接——每個邏輯組代表兩個GPIO輸出和一個可選的CPU中斷。當(dāng)工作電壓為5.5V時，BLE的傳播時間典型值小于6 ns。整個結(jié)構(gòu)中的所有BLE共用一個公共時鐘，其時鐘源與可選的時鐘分頻器一起在軟件中進行配置。CLB可以使用單片機的內(nèi)部時鐘源之一或外部提供的時鐘源。
該外設(shè)從單片機的存儲器中進行初始化，之后可通過外設(shè)引腳選擇（PPS）直接從自身結(jié)構(gòu)中控制引腳。用戶可通過PPS重新分配用于硬件外設(shè)的I/O引腳，從而獲得更大的設(shè)計靈活性。舉例來說，如果SPI時鐘先前使用RA1，但使用RA6會更有利，那么便可以通過PPS重新映射引腳。
CLB中的其他元件包括專用的3位硬件定時器（帶解碼輸出）、用于輸入信號的邊沿檢測器以及32位輸出寄存器（用于調(diào)試）。單片機上的其他獨立于內(nèi)核的外設(shè)（CIP）輸出可用作CLB的輸入，以便實現(xiàn)更復(fù)雜的設(shè)計。
由于CLB比CLC或CCL復(fù)雜得多，因此Microchip開發(fā)了一款名為CLB合成器的新工具。CLB合成器提供了一個用于配置邏輯的圖形界面，如下面的圖2所示。除了邏輯原語之外，該工具還支持更高級的邏輯模塊庫（可由用戶預(yù)先提供或定制）。
與該圖形工具交互時，后臺會自動生成一個Verilog模塊用于合成。如果開發(fā)人員更喜歡編寫自己的Verilog或者已準備好該文件，則可以將其作為模塊直接導(dǎo)入工具。
圖2——已打開相移鍵控（PSK）示例的CLB合成器
CLB合成器的輸出是一個匯編文件，其中包含用于設(shè)置CLB的比特流和一些用于將CLB配置為外設(shè)的源代碼。該工具可通過MPLAB?代碼配置器（MCC）或獨立在線工具運行。MCC是一款代碼生成實用程序，允許用戶使用可視化界面來設(shè)置和配置單片機中的外設(shè)。當(dāng)硬件外設(shè)完成配置后，MCC將生成初始化代碼和器件API。
在運行時，使用板上硬件直接從程序存儲器加載CLB比特流。這種實現(xiàn)的好處在于如果在程序運行時需要更改CLB配置，則可以使用存儲在器件存儲器中的不同比特流重復(fù)執(zhí)行加載過程。
為了演示CLB的應(yīng)用，我們創(chuàng)建了一系列用例示例。這里我們將討論兩個示例：7段顯示轉(zhuǎn)換器和SPI至WS2812轉(zhuǎn)換器。用例示例可作為構(gòu)件復(fù)制以用作完整解決方案的一部分。這里旨在展示該外設(shè)的實用性以及它能夠為設(shè)計帶來哪些價值。
第一個用例是7段顯示轉(zhuǎn)換器。7段顯示器可通過一組普通的I/O引腳驅(qū)動，但標準實現(xiàn)通常需要使用軟件定義的查找表將輸入數(shù)字轉(zhuǎn)換為適合顯示器的正確輸出模式。在該實現(xiàn)中，CLB充當(dāng)硬件查找表。所需的輸出字符（0到F）從軟件加載到CLB輸入寄存器中。顯示器的每個輸出段均由LUT控制，以將輸入映射到輸出。
該用例示例在內(nèi)部用于構(gòu)建計時系統(tǒng)的新控制板。最初的用戶界面是在20世紀80年代使用74’HC系列邏輯開發(fā)。使用CLB后，一個20引腳的單片機即可實現(xiàn)電路板上的顯示和鍵盤邏輯，極大地精簡了物料清單（BOM）。圖3并排給出了兩種方案以供比較。
圖3——原PCB與新PCB的并排比較。該示例由Josh Booth開發(fā)。
下一個示例是SPI至WS2812轉(zhuǎn)換器。WS2812是一種單線串行協(xié)議，用于通過脈寬調(diào)制控制LED陣列。在本例中，SPI硬件用作要發(fā)送到LED的數(shù)據(jù)的移位寄存器，而CLB用于將SCLK和SDO轉(zhuǎn)換為預(yù)期的輸出。
在本例中，這是通過單觸發(fā)3位計數(shù)器、帶使能功能的D鎖存器和4輸入LUT來實現(xiàn)，如下面的圖4所示。該實現(xiàn)的技巧體現(xiàn)在SPI和CLB的時鐘源。SPI時鐘設(shè)置為空閑高電平、在上升沿改變狀態(tài)并以WS2812輸出的頻率（800 kHz）運行，而CLB的時鐘源以前者10倍的頻率（8 MHz）運行。當(dāng)SCLK為低電平時，將觸發(fā)3位計數(shù)器并開始計數(shù)。當(dāng)計數(shù)到7（0b111）時，3位計數(shù)器將停止并保持為0，直到時鐘脈沖的下一個低電平周期為止。
計數(shù)器的輸出與輸出數(shù)據(jù)的鎖存版本一起饋入4輸入LUT。這將設(shè)置數(shù)據(jù)的輸出模式，如圖4的右側(cè)所示。計數(shù)器復(fù)位后，計數(shù)器輸出將保持為0以完成循環(huán)。之后，可根據(jù)需要發(fā)送SPI硬件中的下一個字節(jié)，重復(fù)該循環(huán)。
圖4——SPI至WS2812轉(zhuǎn)換器框圖（由Petre Teodor-Emilian開發(fā)）
這兩個示例都證明了單片機內(nèi)部分立邏輯的優(yōu)勢。硬件外設(shè)可將CPU從各種任務(wù)中解放出來，從而縮短響應(yīng)時間并降低功耗，同時減少元器件數(shù)量。有了CLB，之前無法在單片機內(nèi)部實現(xiàn)的復(fù)雜應(yīng)用現(xiàn)在都可以順利開發(fā)。目前，可前往Microchip直銷網(wǎng)站或其他代理商處購買PIC16F13145系列單片機來獲取CLB。
Robert Perkel是Microchip的一名應(yīng)用工程師。他主要負責(zé)編輯應(yīng)用筆記，投稿文章和視頻等技術(shù)內(nèi)容，以及分析外設(shè)的用例和開發(fā)代碼示例與演示。Perkel畢業(yè)于弗吉尼亞理工大學(xué)，獲得了計算機工程理學(xué)學(xué)士學(xué)位。
（作者: Microchip Technology Inc. 8位單片機業(yè)務(wù)部 應(yīng)用工程師 Rober）
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請聯(lián)系小編進行處理。
推薦閱讀：
實時控制技術(shù)如何實現(xiàn)可靠且可擴展的高壓設(shè)計
為惡劣工業(yè)環(huán)境中的以太網(wǎng)安裝保駕護航
