你的位置:首頁 > 互連技術(shù) > 正文

泛林集團:晶體管與IC架構(gòu)的未來

發(fā)布時間:2021-06-07 來源:泛林集團 責(zé)任編輯:lina

【導(dǎo)讀】泛林集團計算產(chǎn)品部副總裁David Fried接受了行業(yè)媒體Semiconductor Engineering (SE)的采訪,探討并分享他對于芯片縮放、晶體管、新型架構(gòu)和封裝等話題的看法。
 
泛林集團計算產(chǎn)品部副總裁David Fried接受了行業(yè)媒體Semiconductor Engineering (SE)的采訪,探討并分享他對于芯片縮放、晶體管、新型架構(gòu)和封裝等話題的看法。以下內(nèi)容節(jié)選自采訪原文。
 
Q1:數(shù)十年來,集成電路微縮一直是芯片制造行業(yè)推進設(shè)計進步的手段。但是,與之相關(guān)的成本一直在攀升,而且就每個節(jié)點而言,縮小尺寸能體現(xiàn)的優(yōu)勢也在減少。請問您怎么看待摩爾定律?我們是否需要2nm甚至更先進的制程?是否需要更多的算力?
 
Dr. Fried:算力全面提升10倍也不嫌多。因為所有的一切都需要算力,包括每個用戶交互點、存儲點和每一次計算的節(jié)點,更高的算力總是有用的,在算力這個方面的需求沒有止境。目前的遠(yuǎn)程辦公和長時間居家更是進一步推動了算力需求。
 
Q2:另外,綜合功率、性能、面積、成本和時間等來看,目前整個行業(yè)似乎在晶體管縮放方面遇到了一些挑戰(zhàn),具體問題包括功耗墻、RC延遲和面積縮放等。您在這個方面遇到了哪些挑戰(zhàn)?
 
Dr. Fried:PPAY(即功率、性能、面積和良率)或PPAC(即功率、性能、面積和成本,如果我們想特指成本)一直是所有產(chǎn)品開發(fā)避不開的要素。我們始終在努力跨越與之相關(guān)的障礙,也一直被PPAC或PPAY制約。我們的目標(biāo)是推動涵蓋所有要素的整體發(fā)展,但有時在某個方面的突破可能更明顯一些。但是我們的挑戰(zhàn)來自于不同的組合,因為整個系統(tǒng)性能得到提升才是最重要的。回顧發(fā)展的歷史,有時候只需調(diào)整芯片時鐘頻率就能實現(xiàn)系統(tǒng)級性能的巨大進步,但也有時是需要通過電源管理技術(shù)來做到這一點。無論如何,我們所面對的最關(guān)鍵要素還是功率、性能、面積以及良率或成本,也就是說必須至少在其中一個領(lǐng)域取得進步才能推動整體系統(tǒng)性能的提升,而這句話里的“領(lǐng)域”是在不斷變化的。
 
在我看來,基線晶體管縮放一直是系統(tǒng)整體性能發(fā)展的一大重要推動力,這里的升級可以是任何形式的,包括逐步提升性能、功率表現(xiàn)或晶體管均勻縮放與增強的一致性等?,F(xiàn)在來看,晶體管縮放顯然還是非常必要的,這體現(xiàn)在很多方面。舉例來說,即使不是性能本身的提升,只要縮放能提升密度就值得去努力,因為這樣我們能增加同等面積的核心性能。有些人可能并不在乎晶體管本身的性能提升。但是,如果能通過晶體管縮放比如將GPU的核心性能增加10%,僅這一點就能讓系統(tǒng)性能向前跨一大步,因為很多原先需要轉(zhuǎn)到外部處理的數(shù)據(jù)交互如今在核心內(nèi)部就可以完成了,這樣處理速度會有大幅提升。也就是說,僅僅通過縮放提升單片集成,也可以實現(xiàn)巨大的系統(tǒng)級提升。但我們依然要面對此前的制約因素,也一直在各個方面做出努力。無論如何,最終的目標(biāo)始終沒有變,那就是實現(xiàn)系統(tǒng)級的性能提升。因此,我們基于PPAC或PPAY采取的一些辦法整體上沒有太大變化,不存在變革的“拐點”?,F(xiàn)在,我們依然試圖在某些方面取得突破并由此提升系統(tǒng)級的性能。只要市場需求依然存在,我們就能提供更高的算力和存儲。
 
Q3:從2011年開始,全行業(yè)開始從平面晶體管轉(zhuǎn)向新一代的FinFET。如今芯片制造商依然在發(fā)展先進節(jié)點的FinFET晶體管,包括3nm的FinFET以及3nm/2nm的全包圍柵極納米片式晶體管。請問您如何看待這種情況?
 
Dr. Fried:從平面晶體管向FinFET過渡主要是柵極長度縮小的局限性引起的轉(zhuǎn)變。為更好地控制器件的靜電,整個行業(yè)都轉(zhuǎn)向了雙柵極架構(gòu),這就涉及到幾納米的柵極縮放,并進一步創(chuàng)造了新的晶體管縮放維度。我們可以提升高度,讓同等封裝面積有更大的有效寬度,這樣可以讓整個過渡更平穩(wěn)。全包圍柵極好處在于完全控制器件的靜電,這將帶來額外幾個納米的柵極縮放。而正是這幾個納米的差異開啟了新的縮放維度。如果將來我們可以實現(xiàn)互補式FET——例如彼此堆疊的nFET和pFET——這將給我們額外的邏輯縮放優(yōu)勢。
 
泛林集團:晶體管與IC架構(gòu)的未來
 
我們從獲得靜電控制優(yōu)勢開始,以實現(xiàn)柵極長度縮放,并由此創(chuàng)造了全新的縮放維度。盡管如此,從FinFET過渡到全包圍柵極(納米線或納米片)可能沒有之前這么順利,因為新的架構(gòu)需要我們在結(jié)構(gòu)之下執(zhí)行工藝,這是一個非常大的改變,且具有挑戰(zhàn)性。在FinFET時代,我們需要在側(cè)壁上更好地執(zhí)行半導(dǎo)體工藝,但我們?nèi)匀豢梢钥吹秸麄€過程。在全包圍柵極納米片/納米線結(jié)構(gòu)中,處理過程中所涉及的架構(gòu)將是看不到的,這樣進行測定的難度就會大幅提升。因此,向全包圍柵極過渡更具有挑戰(zhàn)性。
 
Q4:您如何看待先進封裝、單片集成等替代架構(gòu)?
 
Dr. Fried:我們應(yīng)該歡迎在系統(tǒng)層面的任何創(chuàng)新,包括晶體管縮放、芯片架構(gòu)改進和3D集成化封裝,綜合所有這些進步才能滿足最高的系統(tǒng)性能要求?,F(xiàn)在的市場對系統(tǒng)的需求非常多樣化。曾經(jīng)的市場沒有這么分化,當(dāng)時一切都是以CPU為重?;乜催^去,我們曾經(jīng)的系統(tǒng)級性能改進方案很像是瑞士軍刀,也就是說所有的方法,無論對應(yīng)的是晶體管、互連、封裝還是集成,都是為一個更大的整體方案服務(wù)。
 
如今,市場需求已經(jīng)出現(xiàn)多樣化,每個系統(tǒng)都有自己獨特的需求。如果沿著這些多樣化的路徑發(fā)展,我們可能需要在晶體管、封裝和互連等每個領(lǐng)域做出不同的方案,也就是說要以不同的方式優(yōu)化每個系統(tǒng)。例如,由于不同系統(tǒng)有不同的要求和需求,一個3D集成方案的內(nèi)存、I/O和計算單元配置可能完全不同于另一個方案的配置。這里面要抉擇的東西非常多,一旦芯片架構(gòu)發(fā)生變化,相關(guān)的技術(shù)、封裝和互連方法也要隨之改變。我很期待能看到這樣多樣化的系統(tǒng)性能要求究竟能給這個行業(yè)帶來怎樣的變化。
 
免責(zé)聲明:本文為轉(zhuǎn)載文章,轉(zhuǎn)載此文目的在于傳遞更多信息,版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題,請電話或者郵箱聯(lián)系小編進行侵刪。
 
要采購晶體么,點這里了解一下價格!
特別推薦
技術(shù)文章更多>>
技術(shù)白皮書下載更多>>
熱門搜索
?

關(guān)閉

?

關(guān)閉