【導(dǎo)讀】ESD關(guān)乎電路的生存，但您也應(yīng)該考慮功能性的干擾。這也許包括需很長(zhǎng)恢復(fù)時(shí)間的模擬電路過載。在數(shù)字電路或系統(tǒng)處理器中的受干擾比特會(huì)是個(gè)更大的問題……
我們已經(jīng)把芯片級(jí)的ESD性能寫入數(shù)據(jù)手冊(cè)多年，但這些參數(shù)僅適用于在芯片焊接到電路板前。那么在電路板上的ESD性能如何呢？
我們用多次電擊若干個(gè)芯片的每個(gè)引腳的方法來確保其ESD性能。它模擬了在觸摸和裝配過程中芯片遭遇的惡劣情景。如果沒有ESD保護(hù)電路，只需要低至10V的靜電即可造成芯片損壞。
但是您也許更關(guān)心在pcb板裝配后和使用時(shí)的ESD承受能力。一個(gè)芯片在安裝到板子上后一般是有更好的可靠性。電源連接處有旁路電容，可以承受相當(dāng)大的放電。連接到板子的輸入輸出一般有串聯(lián)的電阻以及PCB走線的電感。到地的電容，即使是從PCB走線上的到地電容，增強(qiáng)了避免損害、承受靜電放電的能力。
您可以使用額外的鉗位二極管或者類似齊納管的器件，它們能大大提高您整個(gè)產(chǎn)品或設(shè)備的ESD承受能力。Figure1展示了一個(gè)最基本的方法，更多方法請(qǐng)點(diǎn)擊這里。
ESD關(guān)乎電路的生存，但您也應(yīng)該考慮功能性的干擾。這也許包括需很長(zhǎng)恢復(fù)時(shí)間的模擬電路過載。在數(shù)字電路或系統(tǒng)處理器中的受干擾比特會(huì)是個(gè)更大的問題。當(dāng)您觸摸電腦，劃出一道電火花時(shí)您也許會(huì)和我一樣縮手。即使此時(shí)硬件上沒有受到永久的損壞，一個(gè)ESD的“打擊”可以引起系統(tǒng)復(fù)位或者數(shù)據(jù)丟失。以確保您的系統(tǒng)或是產(chǎn)品能在不丟失數(shù)據(jù)或是重啟的情況下承受此電擊，懂得模擬技術(shù)的你也許是指導(dǎo)PCB布局、系統(tǒng)布局以及接地的最合適人選。
深思熟慮的規(guī)劃以及實(shí)施能幫助實(shí)現(xiàn)好的結(jié)果?？紤]在靜電放電過程中電流的流向，考慮電流的兩個(gè)極性來確保安全的電流路徑。最好能把放電路徑限制到接入點(diǎn)附近。在輸入的地端口的放電會(huì)找到一個(gè)從容的路徑到大地，而不用在板子上亂轉(zhuǎn)。讓電流路徑遠(yuǎn)離平行線，它的電容耦合或是電感耦合都會(huì)讓人不安。輸入端口放電一定要找到一條電流路徑到地，F(xiàn)igure1中的鉗位二極管則提供了一條很短的路徑到電源線上，然后通過旁路電容到地。
在輸出端口或者其他任何可能與您的產(chǎn)品或者設(shè)備有導(dǎo)電接觸點(diǎn)處，請(qǐng)考慮相同的問題。
認(rèn)真的設(shè)計(jì)和PCB布局后，您可以提高系統(tǒng)的ESD的承受能力，包括生存和功能性的承受能力。
（來源：EDN電子技術(shù)設(shè)計(jì)，作者: Bruce Trump 資深模擬工程師）
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請(qǐng)聯(lián)系小編進(jìn)行處理。
