【導(dǎo)讀】目前的芯片工藝越來(lái)越精密，主IC都到納米級(jí)別了，具有極薄光刻技術(shù)和極易受到 ESD 影響的柵極氧化物的先進(jìn)技術(shù)，所以IC的防靜電能力主要是保護(hù)自身在生產(chǎn)運(yùn)輸和安裝過(guò)程中不受損壞。
防靜電需求
目前的芯片工藝越來(lái)越精密，主IC都到納米級(jí)別了，具有極薄光刻技術(shù)和極易受到 ESD 影響的柵極氧化物的先進(jìn)技術(shù)，所以IC的防靜電能力主要是保護(hù)自身在生產(chǎn)運(yùn)輸和安裝過(guò)程中不受損壞。
其次具有高元件密度的 PCB 的集成電子板有助于 ESD 耦合和傳播，所以整機(jī)中ESD現(xiàn)象時(shí)常發(fā)生。
為什么IC 制造商不愿意制造強(qiáng)大的嵌入式 ESD 保護(hù)二極管，因?yàn)樗鼈冃枰罅肯冗M(jìn)且昂貴的技術(shù)的有效面積，防靜電不同于別的芯片工藝，靜電瞬間電流有數(shù)十安培，必須通過(guò)有效的芯片面積來(lái)防護(hù)，不是尖端工藝能解決的。
高速信號(hào)芯片防靜電特點(diǎn)
ESD 保護(hù)器件的寄生電容必須足夠低，以允許高速信號(hào)傳輸而不會(huì)降級(jí)。
ESD 保護(hù)器件的高寄生電容會(huì)增加過(guò)多的信號(hào)上升/下降時(shí)間并阻止通信，從而丟包。
以下是以電容置于高速信號(hào)線對(duì)信號(hào)的影響圖形。
很多人不清楚這個(gè)電容的換算，也可以參考下面的圖片
如何保證線路上的寄生電容足夠小，而且走線也不影響差分信號(hào)阻抗匹配？
首先要選擇電容足夠小的ESD器件，其次是要合理布線。
在盡可能情況下，選擇DFN封裝的ESD器件，如雷卯電子ULC0524P ULC0511CDN這類超低電容的器件。
如何看懂ESD器件參數(shù)？
一般入門級(jí)只要看懂動(dòng)作電壓Vbr，電容Cj，箝位電壓Vc即可。
以下規(guī)格書為示例。
DFN封裝技術(shù)越來(lái)越成熟，封裝速度快，體積小，雷卯提供了越來(lái)越多的防靜電DFN封裝器件，DFN1006 DFN1610 DFN2020 DFN1616 DFN2010 DFN2510 DFN3310 等，最多支持10路的高速信號(hào)靜電保護(hù)。
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問(wèn)題，請(qǐng)聯(lián)系小編進(jìn)行處理。
推薦閱讀：
Digi-Key開售來(lái)自Renesas和Dialog的五種新型強(qiáng)大產(chǎn)品組合
符合IEPE標(biāo)準(zhǔn)的CbM機(jī)器學(xué)習(xí)賦能平臺(tái)
