多年來，硅晶圓代工廠已成功生產(chǎn)大批量的硅晶圓。如此大批量的生產(chǎn)降低了成本，使硅基電子集成電路 (IC) 不僅經(jīng)濟(jì)實惠而且有利可圖。與此同時，芯片版圖設(shè)計規(guī)則和工藝開發(fā)套件 (PDK) 的開發(fā)促進(jìn)了整個行業(yè)內(nèi)的 IC 設(shè)計及驗證的標(biāo)準(zhǔn)化和優(yōu)化，幫助設(shè)計公司切實可行并有利可圖的開發(fā)出現(xiàn)今市場中種類繁多的 IC 和知識產(chǎn)權(quán) (IP)。

 

事實證明，被氧化硅包裹的硅可作為一種近乎理想的波導(dǎo)材料，這意味著光信號在這種材料中傳播時幾乎不會發(fā)生衰減，而這正是硅光子設(shè)計有廣闊市場前景的關(guān)鍵因素之一。在過去十年里，我們固然取得了許多成功，但硅光芯片 (PIC) 為何沒能得到更廣泛的采用呢？憑借其諸多優(yōu)勢（傳輸速度、低功耗、經(jīng)驗證的成熟工藝等），加以硅晶圓生產(chǎn)的成本效益，為什么還沒有占領(lǐng)市場呢？

 

答案并不復(fù)雜，通過硅晶圓代工廠實現(xiàn)的產(chǎn)品及市場規(guī)?；⒉⒍ㄖ屏艘幌盗械?a target="_blank" style="text-decoration:none;" >晶體管設(shè)計技術(shù)規(guī)范。其中一部分只是慣性使然。晶圓代工廠在 IC 的摩爾定律模型方面積累了豐富的經(jīng)驗和成功案例。雖然當(dāng)今的 7 納米工藝與 20 到 30 年前的 0.5 微米工藝有著天壤之別，但這些改進(jìn)和進(jìn)步是隨著時間的推移，伴隨每種新工藝逐步實現(xiàn)的。對現(xiàn)有的機(jī)制和工藝略加修改，比從零開始新起爐灶總是要輕松一些，成本也更低。

 

然而，摩爾定律的發(fā)展如今也舉步維艱。是的，我們可以肯定地說會出現(xiàn) 3 nm 工藝，但它已經(jīng)不會像以前的工藝節(jié)點提升那樣帶來巨大的性能或面積優(yōu)勢，而且注定會被貼上昂貴的標(biāo)價。這也意味著市場中出現(xiàn)了拐點機(jī)會。但除了這一機(jī)會以外，PIC 要想成功達(dá)到媲美IC 的規(guī)模，還需要些什么呢？

 

答案之一有賴于 IC 所實現(xiàn)的標(biāo)準(zhǔn)化和優(yōu)化。我們需要復(fù)制作為無晶圓廠的設(shè)計開發(fā)模式，使其為光子學(xué)領(lǐng)域所用。當(dāng)然，這說起來容易做起來難。但是，我們可以從深入研究該模式及歷史開始，了解需要投入的工作。

 

我們來想一想，無晶圓廠 IC 團(tuán)隊在設(shè)計片上系統(tǒng) (SOC) 時會從晶圓代工廠獲得哪些東西。首先是 PDK。PDK 實質(zhì)上代表了一份隱式合同，即合理運(yùn)用適當(dāng)?shù)碾娮釉O(shè)計自動化 (EDA) 軟件工具將能夠?qū)崿F(xiàn)目標(biāo)工藝中可制造和可操作的設(shè)計。PDK 的核心是設(shè)計規(guī)則，它們定義了物理版圖的制造要求。設(shè)計規(guī)則檢查 (DRC) 確保在版圖中創(chuàng)建的幾何形狀可以在給定的代工廠工藝節(jié)點上成功制造。為了配合設(shè)計規(guī)則，晶圓代工廠還必須公開 GDS 或 OASIS 文件中的層分別用于哪個工藝步驟及制造相應(yīng)的掩膜版。

 

PDK 中還有一個重要部分是器件模型。晶圓代工廠是晶體管領(lǐng)域的專家。他們會細(xì)致、準(zhǔn)確地描述晶體管在給定結(jié)構(gòu)中的工作情況。只要設(shè)計人員正確地構(gòu)建晶體管，他們就可以放心，器件會按設(shè)計預(yù)期的那樣運(yùn)行工作。

 

但是，僅有器件模型還不足以實現(xiàn)規(guī)?；?。如果設(shè)計人員不得不把注意力放在確保版圖中的每個晶體管都正確設(shè)計，那么要設(shè)計出我們當(dāng)前創(chuàng)建的包含數(shù)十億個晶體管的 SoC，將會是一項曠日持久的工程。

 

為實現(xiàn)規(guī)?；?，PDK 中加入了更多信息。首先是預(yù)先特征化的單元 (Pcell)。Pcell 允許設(shè)計人員在一組已知和允許的參數(shù)中進(jìn)行選擇，這些參數(shù)可在一定范圍內(nèi)修改，以使一個晶體管或一組晶體管表現(xiàn)出不同的電子行為。更重要的是，這些參數(shù)可通過電路原理圖形式的預(yù)定義和特征化設(shè)計來驅(qū)動。這種原理圖驅(qū)動的設(shè)計方法使設(shè)計人員可以專注于設(shè)計需求而不是物理版圖，從而大幅提高了開發(fā)效率。為了進(jìn)一步簡化流程，PDK 還提供了參數(shù)化的原理圖符號，設(shè)計人員可使用這些符號來確保原理圖中搭建的模塊可以準(zhǔn)確無誤的代表設(shè)計意圖。

 

當(dāng)然，這仍然不夠。晶圓代工廠還進(jìn)一步提供了定制好的標(biāo)準(zhǔn)單元庫。這些庫包括常用的邏輯單元和其他相對簡單的基礎(chǔ)模塊。晶圓代工廠還提供更大的 IP 模塊和（或）來自第三方供應(yīng)商的經(jīng)過定制及驗證的模塊 IP，例如存儲器、處理器等。從理論上講，SoC 設(shè)計人員可以根據(jù)自己的喜好組合其中的任意或全部模塊，而不必?fù)?dān)心它們的行為和性能。

 

但即使要做到這一點也不輕松。我們?nèi)绾蔚弥獙⑦@些模塊組合到一起后的性能如何？數(shù)字設(shè)計流程正是從這里真正蓬勃發(fā)展起來的。附帶時序庫的標(biāo)準(zhǔn)單元和 IP 讓設(shè)計人員可以了解在版圖中將它們組合到一起后的行為。這些時序庫沒有提供詳細(xì)分析，而是提供各種工藝極限下的相關(guān)信息，指示組件在特定工作條件下的行為。通過添加一些參數(shù)（通常以 LEF 庫和 tech 文件的形式），這些庫可用于指導(dǎo)一種既可驗證時序，又可通過布局和布線 (P&R) 工具來驅(qū)動版圖的設(shè)計流程。

 

然而，即便這些全部到位，IC 設(shè)計流程也遠(yuǎn)非按個按鈕那么簡單，人們依然很可能而且相對容易犯錯誤，從而造成良率或可靠性問題。盡管如此，在大致了解他們的成功史后，您應(yīng)該可以明白，設(shè)計人員為何不愿放棄所有這些設(shè)計模式和安全保障了。

 

這對硅光子意味著什么呢？這意味著，開發(fā)類似的工具和組件對于將 PIC 整合成傳統(tǒng)的 IC 設(shè)計及驗證流程至關(guān)重要，首先要開發(fā)一個光子 PDK。

 

實際上，盡管面臨挑戰(zhàn)，但在實現(xiàn)這一目標(biāo)方面仍取得了可喜的進(jìn)展。雖然 GDS 和 OASIS 文件格式本身并不支持 PIC 中常見的曲線結(jié)構(gòu)，而且對這些曲線結(jié)構(gòu)進(jìn)行傳統(tǒng)的 DRC 驗證會導(dǎo)致成千上萬的誤報，但我們已成功找到一些方法，利用專用的 DRC 來檢查 PIC 版圖中存在的實際問題，同時避免產(chǎn)生大量誤報。

 

盡管我們尚未實現(xiàn)真正統(tǒng)一的包含定制化單元的完整 Pcell 光子器件庫，但也只有一步之遙了。通過使用基于 Python™ 的 Pcell (Pycells)，或使用 PhoeniX OptoDesigner 設(shè)計平臺或Luceda IPKISS.eda 設(shè)計框架 [1][2][3] 等工具，可以獲得創(chuàng)建此類 Pcell 的能力。Calibre®nmLVS™電路驗證可以執(zhí)行簡單的器件級黑盒式版圖與原理圖 (LVS) 驗證，以確保生成的版圖中不存在短路或開路，并將從版圖中提取的光學(xué)設(shè)計傳遞給光學(xué)仿真器，例如 Lumerical 的 Interconnect設(shè)計工具 [4][5]。Mentor 已經(jīng)發(fā)布了 Tanner L-Edit 工具的增強(qiáng)功能，可對集成光子設(shè)計進(jìn)行手動版圖布局。更進(jìn)一步的，Mentor 還提供了業(yè)界首個集成的電子／光子混合版圖自動化工具。自動化工具完成的版圖設(shè)計將是“通過 Calibre 驗證的設(shè)計”，并可融入 OpenAccess 設(shè)計流程。這些工具和流程共同代表了一項重大進(jìn)步，可幫助光子學(xué)設(shè)計人員將注意力從關(guān)注器件構(gòu)成差異化轉(zhuǎn)向基于已知和定制化器件的設(shè)計開發(fā)上。

 

EDA 行業(yè)認(rèn)識到仍有很多有待逾越的障礙。我們的晶圓代工廠合作伙伴是晶體管專家，但遠(yuǎn)遠(yuǎn)還沒有成為光學(xué)專家。我們可以助您一臂之力！基于生產(chǎn)制造后的測量可以創(chuàng)建適當(dāng)?shù)墓に嚹Ｐ?，借助這些模型，我們可以預(yù)知版圖中繪制的 PIC 設(shè)計將如何在制造步驟中呈現(xiàn)。我們可以自動捕獲版圖設(shè)計中的圖形與實際制造出的圖形之間的差異。通過這種方式，晶圓代工廠或設(shè)計團(tuán)隊可以基于多個可能的物理參數(shù)生成幾種不同的版圖設(shè)計來表征一個器件，再通過實際的測量來確定這些差異將如何影響光學(xué)行為。遵循這樣的表征過程，可以更好地了解不同物理參數(shù)間多種組合形式的可行性，并最終制作出適用于 PIC 設(shè)計的經(jīng)過認(rèn)證可以確保質(zhì)量的 Pcell。

 

晶體管的電子行為主要由寬度和間距來表征，光學(xué)器件則不然，在沒有進(jìn)行充分仿真的情況下，要基于版圖甚至硅圖像來驗證光學(xué)器件的預(yù)期電子行為要困難得多。幸運(yùn)的是，這可能不是必需的。LVS 器件驗證背后的理念是確保版圖充分體現(xiàn)原理圖中的設(shè)計意圖。一種替代方法是，在相關(guān)的版圖設(shè)計中重現(xiàn)相應(yīng)的版圖設(shè)計。如果未發(fā)現(xiàn)更改，則設(shè)計人員知道布局的器件與預(yù)期器件匹配。從復(fù)雜的圖形匹配到直接根據(jù)光學(xué)方程式重新生成圖形，有多種方法可用于進(jìn)行這樣的比較。

 

還有最后一個需要考慮的問題 — 如何成功地將光子和電子器件整合在一起。理想情況下，設(shè)計人員會將所需的電子和光子器件擺放在同一芯片上。但是，與電子器件相比，光子器件通常要大得多，所以光子器件設(shè)計不需要使用更先進(jìn)的工藝節(jié)點。如果設(shè)計人員需要只能借助先進(jìn)工藝實現(xiàn)的電子功能來驅(qū)動光子器件，那么最終這些光子器件將會占用大量非常昂貴的面積，導(dǎo)致最終的 SOC 價格令人難以承受。事實上，鑒于光子器件的尺寸很大，試圖將它們與電子器件整合在一個芯片上會直接導(dǎo)致芯片的尺寸增大，進(jìn)一步增加成本。

 

顯而易見的解決方案是采用多芯片封裝，在這方面有很多積極的消息。晶圓代工廠、外包裝配與測試 (OSAT) 公司以開發(fā)類似 PDK 的方法來簡化和降低封裝設(shè)計和驗證的風(fēng)險方面，也取得了長足的進(jìn)展。實際上，領(lǐng)先的硅光子生產(chǎn)代工廠 TowerJazz 近期發(fā)布了基于業(yè)界領(lǐng)先

的 Calibre nmPlatform 的初版硅光子 PDK。在 Calibre nmPlatform 的支持下，采用 TowerJazz PH18硅光子工藝的客戶現(xiàn)在能夠像構(gòu)建互補(bǔ)式金屬氧化物半導(dǎo)體 (CMOS) 器件那樣，一如既往地放心構(gòu)建物理結(jié)構(gòu)正確的硅光子器件 [6]。

 

硅光子具有高速數(shù)據(jù)傳輸、高帶寬以及低功耗的前景優(yōu)勢，這對于當(dāng)今的高性能計算、電信、軍事、國防、航空航天、醫(yī)療和研究應(yīng)用而言至關(guān)重要。但要實現(xiàn)這一前景，設(shè)計公司必須獲得晶圓代工廠和 EDA 供應(yīng)商為 IC 設(shè)計和驗證提供的同等水平的支持。幸運(yùn)的是，預(yù)后良好！業(yè)界正在積極地聯(lián)合晶圓代工廠、設(shè)計人員、EDA 供應(yīng)商和封測廠，致力于延續(xù)并擴(kuò)大迄今為止已取得的進(jìn)展，終極目標(biāo)是實現(xiàn)硅光子技術(shù)產(chǎn)品化所需的實惠且規(guī)?；脑O(shè)計開發(fā)平臺。

 

 

參考文獻(xiàn)

 

[1] Python Software Foundation. Python programming language. https://www.python.org/

[2] PhoeniX Software. OptoDesigner platform for integrated optics and photonic chip design.

https://www.phoenixbv.com/product.php?submenu=dfa&subsubmenu=3&prdgrpID=3

[3] Luceda Photonics. IPKISS.eda framework for the design and the design management of integrated photonics chips. https://www.lucedaphotonics.com/en/product/ipkiss-eda

[4] Mentor, a Siemens Business. Calibre nmLVS layout vs. schematic physical verification. https://www.mentor.com/products/ic_nanometer_design/verification-signoff/circuit-verification/calibre-nmlvs/

[5] Lumerical. Interconnect photonic integrated circuit design and analysis environment.

https://www.lumerical.com/tcad-products/interconnect/

[6] Mentor, a Siemens Business. 2018. “TowerJazz launches initial silicon photonics design kit based on the Mentor Calibre nmPlatform.” March 13, 2018.

https://www.mentor.com/company/news/

siemens-mentor-towerjazz-launches-initial-silicon-photonics-design-kit-based-on-the-mentor-calibrenmplatform

 

 

推薦閱讀：