本文主要針對 i2c 設(shè)備，講解如何解決 i2c 設(shè)備主機(jī)與從機(jī)直接無法正常數(shù)據(jù)交互的問題，側(cè)重點是針對硬件設(shè)計不太合理、i2c 設(shè)備設(shè)計不標(biāo)準(zhǔn)導(dǎo)致總線故障的情況，并且通過分析現(xiàn)象，提出解決方案。對于在設(shè)備初始化中，沒有設(shè)置相應(yīng)的寄存器或者發(fā)送命令，而導(dǎo)致的無法獲取想要的數(shù)據(jù)情況，不作詳細(xì)介紹。

 

一、i2c 基本用法

 

i2c 總線是一種簡單、雙向二線制同步串行總線。所有主機(jī)在 SCL 線上產(chǎn)生它們自己的時鐘來傳輸總線上的報文，SDA 線傳輸每個字節(jié)必須為 8 位，每次傳輸可以發(fā)送的字節(jié)數(shù)量不受限制，每個字節(jié)后必須跟一個響應(yīng)位。在空閑狀態(tài)時，SCL 與 SDA 均為高電平。

 

通常一些低功耗 i2c 設(shè)備，芯片引腳使用上拉輸出即可滿足與其正常數(shù)據(jù)交互，還有一些 i2c 設(shè)備，則需要在總線上外加一個上拉電阻，此時相應(yīng)的 I/O 配置成開漏輸出，其他的按照芯片手冊進(jìn)行標(biāo)準(zhǔn)配置。

 

二、硬件問題匯總

 

2.1 無法正常拉高拉低引腳

 

首先確定 SDA 與SCL 引腳能夠被拉高、拉低，檢測方式直接軟件控制 I/O 口輸出引腳低電平/高電平，測量引腳電壓是否能夠隨著芯片引腳的設(shè)置輸出相應(yīng)的狀態(tài)。

如果不能被拉低，檢測虛焊、上拉電阻斷開、i2c 設(shè)備是否正常、芯片引腳是否損壞等問題，確保能夠正常被拉高或者拉低。

 

2.2 電氣特性無法滿足

 

如果正常拉高、拉低的情況下，依然無法正常讀取數(shù)據(jù)。通常建議，根據(jù)負(fù)載電流更換小阻值的電阻。

 

如果需要詳細(xì)知道原因，就具體查詢 i2c 設(shè)備電氣特性。大多數(shù) i2c 設(shè)備電氣特性，大致下圖所示

 

 

通常這塊內(nèi)容在 i2c 設(shè)備電氣特性這一塊，主要講解電平拉高拉低的最長時間、最短時間，以及處于高電平與電平的閾值與持續(xù)時間等等內(nèi)容。

 

硬件設(shè)計，為了降低單片機(jī)的功耗與保護(hù)芯片引腳，在滿足負(fù)載電流和負(fù)載電容相關(guān)要求的前提下，阻值設(shè)置通常比較大。如果同一個總線上掛載多個 i2c 設(shè)備， 即使在 I/O 口配置正確的前提下，也會導(dǎo)致驅(qū)動能力不足。

 

現(xiàn)象是拉高電壓不足，在拉高、拉低過程中消耗時間過長。這兩個問題通常還引起數(shù)據(jù)線與時鐘線：拉高時，高電壓持續(xù)時間過短;拉低時，低電壓持續(xù)時間過短。用示波器抓取圖形：從波形上看，顯示是尖波、斜波、雜波等不符合 i2c 設(shè)備電氣特性的波形;從數(shù)據(jù)上看，數(shù)據(jù)線高電平持續(xù)時間過小 ，上升沿時間過長 ，下降沿時間過長等等數(shù)據(jù)超出設(shè)備電氣特性的有效值。典型雜波圖，如下所示

 

 

如果出現(xiàn)此類異常，建議更換小一點的電阻，用來增強(qiáng)總線驅(qū)動能力，提高電平轉(zhuǎn)換速度。應(yīng)當(dāng)注意的是每個 MCU 的耐受電流不一樣，減小電阻應(yīng)避免超過相應(yīng)引腳承受電流的最大值。

 

3 SDA 死鎖

 

如果i2c 設(shè)備的數(shù)據(jù)偶爾能夠正確獲取，但是仍然會在總線發(fā)送數(shù)據(jù)或者命令的時候，爆出總線讀寫錯誤，那么有可能遇到下面的死鎖問題，死鎖時候，就是數(shù)據(jù)線被拉低，主機(jī)無法拉高。死鎖一般發(fā)生在從機(jī)上，且為數(shù)據(jù)線死鎖。因為i2c總線是共享的，如果需要確定，是否是從機(jī)死鎖，可以參照下面兩幅圖，串聯(lián)電阻進(jìn)行測試

 

 

如上圖所示，如果從機(jī)死鎖，即從機(jī)拉低電平，此時檢測到的電壓為1/3 Vcc。

 

 

如上圖所示，如果主機(jī)死鎖，即主機(jī)拉低電平，此時檢測到的電壓為 1/11 Vcc。依據(jù)這個原理，可以準(zhǔn)確判定死鎖的具體位置，多個傳感器依據(jù)類似方式進(jìn)行定位。

 

3.1 反復(fù)重啟導(dǎo)致死鎖

 

3.1.1 現(xiàn)象

 

如果設(shè)備需要反復(fù)重啟，很有可能在從機(jī)設(shè)備返回數(shù)據(jù)的時候，SDA被鎖住。具體原因是從機(jī)設(shè)備在回數(shù)據(jù)，還沒有發(fā)送完成，主機(jī)時鐘消失，從機(jī)等待時鐘信號， MCU重啟，如果從機(jī)設(shè)備的電源沒有復(fù)位，從機(jī)繼續(xù)等待 MCU 時鐘信號，數(shù)據(jù)一直被鉗住，總線無法完成數(shù)據(jù)交互。

 

3.1.2 解決方式

 

解決重啟導(dǎo)致總線死鎖，一種方式可以如同 rt-thread 驅(qū)動解決方式一樣，在系統(tǒng)復(fù)位的時候，提供9個時鐘信號，解初總線死鎖;另一種是在按下復(fù)位鍵初始化的時候，給從機(jī)設(shè)備電源斷電重啟，這個需要引腳控制。

 

3.1.3 9 個時鐘信號

 

i2c 設(shè)備進(jìn)行讀寫操作的過程中，在從機(jī)鉗住總線的期間，MCU 異常復(fù)位，會導(dǎo)致 SDA 死鎖，異常產(chǎn)生出現(xiàn)在倆個階段：從機(jī)響應(yīng)階段、從機(jī)發(fā)送數(shù)據(jù)階段。下面將針對這兩種異常，對時鐘信號進(jìn)行解釋，并且總結(jié)其他原因，得出結(jié)論。

 

(a) 從機(jī)響應(yīng)階段

 

MCU 在開始信號后發(fā)送地址，得到從機(jī)設(shè)備響應(yīng)，準(zhǔn)備開始返回數(shù)據(jù)，在這個時候，從機(jī)將 SDA 信號拉為低電平，如果 MCU 異常復(fù)位，會導(dǎo)致總線上 SCL 停止發(fā)送時鐘信號，從機(jī)等待 MCU 的時鐘信號，產(chǎn)生鉗住并且拉低 SDA 的現(xiàn)象。如果想要解鎖 SDA，從機(jī)需要 9 個時鐘信號，使得從機(jī)完成響應(yīng)，釋放 SDA 。

 

(b) 從機(jī)發(fā)送數(shù)據(jù)階段

 

如果從機(jī)響應(yīng)完成了，開始給 MCU 返回數(shù)據(jù)。這個數(shù)據(jù)有八位，每一位都有可能為低，如果在數(shù)據(jù)低位，MCU 異常復(fù)位，停止發(fā)送時鐘信號，從機(jī)就會等待 MCU 的時鐘信號，產(chǎn)生鉗住并且拉低 SDA 的現(xiàn)象。如果想要解鎖 SDA，從機(jī)需要 1-8 個時鐘信號，使得從機(jī)完成數(shù)據(jù)響應(yīng)，釋放 SDA 。

 

(c)其他情況

 

在從機(jī)一個 8 位數(shù)據(jù)發(fā)送完成后，等待 MCU 響應(yīng), 即使屬于 MCU 的，從機(jī)不再鉗住 SDA，沒有時鐘，數(shù)據(jù)交互停止。

 

在主機(jī)發(fā)送數(shù)據(jù)階段，總線所有權(quán)在主機(jī)，主機(jī)異常，數(shù)據(jù)交互停止，總線釋放。所以，這些情況下，不存在 SDA 死鎖的情況。

 

(d)結(jié)論

 

綜上所述，解鎖 SDA 從機(jī)最多需要 9 個時鐘信號，也就是異常復(fù)位后，MCU 至少發(fā)送需要 9 個時鐘信號，完成 i2c 總線的 SDA 解鎖。所以，RT_Thread 為了避免此類問題的產(chǎn)生，在 i2c 驅(qū)動初始化，對總線進(jìn)行判斷，判斷是否需要解鎖，如果需要，就進(jìn)行解鎖，確保 i2c 設(shè)備不會因為這個問題導(dǎo)致數(shù)據(jù)交互失敗。

 

3.2 多個 i2c 設(shè)備導(dǎo)致死鎖

 

多 i2c 設(shè)備除了異常復(fù)位導(dǎo)致死鎖，還會形成相互干擾的問題，一般情況下，不會把同種從機(jī)地址掛在同一條總線上，但除此之外，有些 i2c 設(shè)備設(shè)計不是按照標(biāo)準(zhǔn)的 i2c 總線協(xié)議設(shè)計，在 i2c 總線共享的前提條件下，有的設(shè)備只要總線上從機(jī)地址就會有響應(yīng)。這樣由于從機(jī)的錯誤響應(yīng)，使得各個 i2c 總線異常，甚至鉗住總線，導(dǎo)致 I2C 總線進(jìn)人一種死鎖狀態(tài)。

 

解決方式，這樣的不標(biāo)準(zhǔn)i2c設(shè)備，單獨使用一個總線，避免干擾，或者單獨一個獨立引腳，控制電源。

 

來源：RT-Thread

 

 

推薦閱讀：