【導(dǎo)讀】隨著社會不斷進(jìn)步，科技實(shí)力不斷增強(qiáng)，集成電路行業(yè)迎來了大發(fā)展，從原先的SSI到MSI再到LSI發(fā)展到現(xiàn)在的VLSI規(guī)模，集成度不斷提高，門電路數(shù)超過萬門，集成的元件數(shù)更是可達(dá)到10萬個(gè)，行業(yè)呈現(xiàn)出一片欣欣向榮的景象。
如此超大規(guī)模的集成電路其基礎(chǔ)都是由各類元件一部分一部分構(gòu)成，大型IC制作離不開半導(dǎo)體，現(xiàn)在的晶圓制造廠可以制造出6英寸，8英寸，12英寸等等的晶圓，其制作都是在半導(dǎo)體材料基礎(chǔ)上經(jīng)過道道程序集合各種金屬以制成各種小元器件。那么這就需要金屬材料，進(jìn)過蒸鍍，濺鍍，電鍍等方法進(jìn)行所需的金屬制備。不可避免的就會產(chǎn)生半導(dǎo)體金屬接觸的問題，大家都知道金半接觸會產(chǎn)生接觸電阻，對于IC芯片我們當(dāng)然是希望電壓控制電流產(chǎn)生線性關(guān)系達(dá)到可控的要求，所以歐姆接觸就非常重要了，那么到底金屬與半導(dǎo)體接觸之后到底是什么樣的原理如何做到歐姆接觸呢？這就有必要來探討下。
這之前我們必須要知道一些概念，首先是逸出功，它是電子克服原子核的束縛，從材料表面逸出所需的最小能量，Wm是金屬的逸出功，Ws是半導(dǎo)體的逸出功。由自由電子形成的能量空間，即固體結(jié)構(gòu)內(nèi)自由電子所具有的能量范圍，對于金屬，所有價(jià)電子所處的能帶就是導(dǎo)帶，對于半導(dǎo)體，所有的價(jià)電子所處的能帶是所謂的價(jià)帶，導(dǎo)帶比價(jià)帶的能量要高。如圖1所示Ec稱為導(dǎo)帶底是導(dǎo)帶最低能級，可看成是電子勢能。Eo是真空中電子能量，又稱為真空能級X=Eo-Ec表示為電子親合能，即半導(dǎo)體導(dǎo)帶底的電子逸出體外所需的最小能量。Ef是費(fèi)米能級，何謂費(fèi)米能級呢？我們可以假設(shè)一個(gè)能級能量為E，如果該能級被電子占據(jù)的概率符合一個(gè)函數(shù)規(guī)律為f（E），f（E）稱為費(fèi)米函數(shù)。當(dāng)f（E）=1/2時(shí)，得出的E的值對應(yīng)的能級為費(fèi)米能級。一般近似的認(rèn)為費(fèi)米能級以下的能級都被電子所填充，費(fèi)米能級處于價(jià)帶與導(dǎo)帶之間能量高于費(fèi)米能級的在費(fèi)米能級之上，低的在費(fèi)米能級下，外層電子排列遵循泡利不相容原則，從低能級排列到高能級，所以以費(fèi)米能級為界限，能量高于費(fèi)米能級的量子態(tài)基本是空的，能量低于費(fèi)米能級的量子態(tài)基本上全部被電子所占據(jù)。
Wm=Eo-Efm Ws=Eo-Efs
以N型半導(dǎo)體為例，金屬半導(dǎo)體接觸時(shí)，由于金屬與半導(dǎo)體中電子能量狀態(tài)不一樣會發(fā)生載流子運(yùn)動，使得電子從能量高的半導(dǎo)體到能量低的金屬（即比較逸出功Wm與Ws,逸出功小的越容易逸出）這就導(dǎo)致半導(dǎo)體與金屬接觸表面失去電子從而剩下正的電離施主所以顯正電，而電子到到達(dá)金屬，所以金屬顯負(fù)電，因此在金屬與半導(dǎo)體交界面處形成了相當(dāng)于PN結(jié)耗盡層一樣的叫做肖特基勢壘的自建電場，電場方向從N型半導(dǎo)體到金屬，此自建電場將阻止電子進(jìn)入金屬，如下圖3所示，電子阻擋層就是，肖特基勢壘，能帶向上彎曲（此能帶即為勢壘，阻止作用）。當(dāng)勢壘高度增加到半導(dǎo)體電子進(jìn)入金屬與金屬電子進(jìn)入半導(dǎo)體數(shù)量相等時(shí)達(dá)到平衡，它們的費(fèi)米能級就會重合。而由于N型半導(dǎo)體耗盡層處失去電子之后，電子濃度比N型半導(dǎo)體內(nèi)部電子濃度低很多，因此它是一個(gè)高阻的區(qū)域，常稱為阻擋層。
圖2
圖3
當(dāng)Wm
圖4樣的道理，對于P型半導(dǎo)體，WmWs,勢壘形成的是高導(dǎo)電區(qū)域，大家可以自己去試試?yán)砬逶?，這里就不多詳細(xì)介紹了。因此為了保證歐姆接觸，對于N型半導(dǎo)體可以選擇功函數(shù)小的金屬材料，對于P型半導(dǎo)體可選功函數(shù)大的金屬材料。
推薦閱讀：
