現(xiàn)今，專業(yè)集成電路（ASICs）的制造工藝使幾何尺寸已經(jīng)減少到90nm或更小，因此引發(fā)ESD相關(guān)故障的電壓或電流值也已減小。簡單地說，那些更小的裝置將會(huì)受到更小的電平電壓或電流的損害。而減少片上ESD防護(hù)是增加ESD損害的一個(gè)因素，這種困境已被ESD目標(biāo)規(guī)范產(chǎn)業(yè)委員會(huì)廣泛地宣傳。
確定哪種ESD防護(hù)裝置能提供最好的防護(hù)不是一件容易的事情。今天已有各種ESD防護(hù)裝置，通常人們把它們分為三個(gè)大類：
聚合物裝置似乎對高頻應(yīng)用具有吸引力的，因?yàn)樗鼈兊膩單⑽⒎ɡ娙菔?.05-1.0pF，但是這個(gè)低電容帶來一些不怎么引人注目的副作用。直到達(dá)到比箝位電壓高得多的觸發(fā)電壓之下一代電子設(shè)備的ESD防護(hù)和信號完整性前，一個(gè)聚合物裝置不會(huì)擊穿。聚合體的高觸發(fā)電壓和箝位電壓使得聚合物裝置對于ESD防護(hù)是不可靠的。除此之外，在電荷放電后，聚合體應(yīng)該回到它的高阻抗?fàn)顟B(tài)，但是這個(gè)恢復(fù)過程需要幾個(gè)小時(shí)到一天，這個(gè)時(shí)間過程使得聚合物裝置對電纜一接入就要其發(fā)揮作用的應(yīng)用場合缺乏吸引力。最后，聚合體在應(yīng)用中無法接受的另一個(gè)特性是：其性能在使用過程中會(huì)降低。
可變器和抑制器相對廉價(jià)，但是抑制器應(yīng)用主要受到高觸發(fā)電壓、高箝位電壓和高阻抗特性的限制，這些特性導(dǎo)致傳到保護(hù)裝置的能量大部分都分流到地上去了。抑制器的另外一個(gè)缺陷是其性能在使用過程中會(huì)降低。經(jīng)過單次ESD沖擊后就能觀察到其電信能發(fā)生了變化，包括電容變化。大多數(shù)抑制器在10到20次ESD沖擊后失效。
半導(dǎo)體二極管器件具有低箝位電壓，低阻抗，快速響應(yīng)時(shí)間和較高的可靠性的特點(diǎn)。二極管傳統(tǒng)上相對其他解決方案還具有較高電容的特點(diǎn)，但是新的低于微微法拉設(shè)計(jì)，使它們成為穩(wěn)定的ESD防護(hù)和信號完整性的最具吸引力的組合。
通常，設(shè)備賣主在比較ESD保護(hù)裝置的ESD標(biāo)定情況時(shí)，提供了數(shù)據(jù)表格。事實(shí)上，這些標(biāo)定值不能真實(shí)地反映裝置能多好地保護(hù)設(shè)備。舉例來說，當(dāng)數(shù)據(jù)表格給裝置X的標(biāo)定值是8 kV，給裝置Y的標(biāo)定值是15 kV的時(shí)候，由此能不能判斷裝置Y比較好呢?保護(hù)器的ESD標(biāo)定值只表明保護(hù)器本身能承受的負(fù)荷并非是設(shè)備能承受的。在許多情況，8-kV的裝置可能提供的保護(hù)比一個(gè)15-kV要好。除了保護(hù)裝置的ESD標(biāo)定值，電壓值(箝位電壓)之外，沖擊ASIC的涌流(剩余電流)值也是需要重點(diǎn)考慮的。
比較的出發(fā)點(diǎn)：箝位電壓
當(dāng)代的工業(yè)實(shí)踐要求發(fā)布箝位電壓，它是基于一個(gè)具有8μs上升時(shí)間和20μs持續(xù)時(shí)間的脈沖。大多數(shù)資料表明箝位電壓使用1-A脈沖，有時(shí)也采用更高電流的脈沖。有一點(diǎn)特別值得注意，這個(gè)脈沖不等價(jià)于具有1ns上升時(shí)間和60ns持續(xù)時(shí)間的ESD脈沖。另外在IEC 61000-4-2規(guī)定的等級4，其峰值電流為30A的脈沖沖擊下測量的箝位電壓，與電流為1-A的脈沖沖擊下測得的箝位電壓值有顯著差別。因?yàn)轶槲浑妷簳r(shí)通常是從資料表看到的可用的數(shù)據(jù)信息，所以當(dāng)比較不同的ESD保護(hù)裝置時(shí)，它提供了一個(gè)好的參考值。
一般，半導(dǎo)體二極管有最低的箝位電壓峰值，而其抑制器和聚合體有相對較高的箝位電壓峰值。采用上面描述的1-A脈沖標(biāo)準(zhǔn)，大多數(shù)的半導(dǎo)體ESD防護(hù)二極管額定箝位電壓介于8到15伏特之間。當(dāng)按IEC 61000-4-2的8千伏標(biāo)準(zhǔn)時(shí)，這些二極管顯現(xiàn)的典型箝位電壓峰值是50到100伏，這一現(xiàn)象還依賴于二極管的其他特性，如動(dòng)態(tài)阻抗。相比之下，抑制器的箝位電壓能高出若干倍。典型的低電容抑制器具有的箝位電壓值變化范圍從150到500伏特。同時(shí)，由于“觸發(fā)”電壓要求高達(dá)500伏特，聚合體的使用受到它們的高箝位電壓特性的限制。高觸發(fā)要求減慢了聚合體的響應(yīng)時(shí)間，這增加了對被保護(hù)裝置產(chǎn)生危害的可能性?？傮w而言，因?yàn)樗鼈兊妮^低箝位電壓和較快速的啟動(dòng)時(shí)間，半導(dǎo)體二極管比聚合體或抑制器能提供更好的ESD防護(hù)。
下一頁：有效的ESD防護(hù)電路圖
[page]
剩余電流和動(dòng)態(tài)阻抗
流經(jīng)ASIC的電流量依賴于整個(gè)保護(hù)電路的動(dòng)態(tài)阻抗與ASIC和其余電路的動(dòng)態(tài)阻抗的比。隨著保護(hù)電路阻抗的增加，其流經(jīng)被保護(hù)電路的電流量也相應(yīng)增加，也相應(yīng)地增加了對ASIC產(chǎn)生ESD損害的可能性。相反地，隨著ASIC的動(dòng)態(tài)阻抗增大，流經(jīng)ASIC的剩余電流將會(huì)增加。因?yàn)槭Ｓ嚯娏魇桥c系統(tǒng)相關(guān)聯(lián)的，這一值不專門在ESD防護(hù)資料表中列出。遺憾地是，很少有ESD保護(hù)廠商會(huì)標(biāo)明他們生產(chǎn)產(chǎn)品的動(dòng)態(tài)阻抗，但是有近似估算剩余電流和動(dòng)態(tài)阻抗值的技術(shù)方法。
大多數(shù)的二極管廠商提供電流與電壓的關(guān)系曲線圖。雖然這些曲線圖通常使用8/20 μs脈沖而非IEC 61000-4-2 準(zhǔn)規(guī)定的脈沖，但是他們可用作電路阻抗的一般指標(biāo)。對于8/20μs脈沖，電流和電壓關(guān)系曲線完全是線性的，而且直線的斜率就是動(dòng)態(tài)電阻值(Rdyn)。典型的ESD二極管動(dòng)態(tài)電阻值(Rdyn)的變化范圍從低于一個(gè)歐姆到三個(gè)歐姆。聚合體也有非常低的電阻。
另一方面，用于高速輸入／輸出端口的低電容抑制器具有很高的動(dòng)態(tài)電阻，其變化范圍是20歐姆或者更高值，這導(dǎo)致了被保護(hù)的ASIC電流值相對較高。事實(shí)上抑制器和變阻器從“被保護(hù)”的ASIC分流了很少的電流。因此上大部份的電流實(shí)際上傳到了ASIC。顯然，這一個(gè)特性使得他們很少被選用作ESD防護(hù)。
確保ESD防護(hù)的可靠性在傳統(tǒng)的ESD防護(hù)技術(shù)中，雖然半導(dǎo)體二極管提供了最好的ESD保護(hù)，但它們不能夠保護(hù)當(dāng)前采用的亞微米幾何尺寸制造的最新ASICs。通過采用傳統(tǒng)手段進(jìn)一步的減少這些裝置的箝位電壓和動(dòng)態(tài)電阻則意味著增加電容量－這在高速應(yīng)用中是個(gè)無法接受的取舍。一種新的ESD防護(hù)基本方法是利用新型雙箝位結(jié)構(gòu)，這種結(jié)構(gòu)與電感、電阻一起集成了兩級低電容二極管連同電感和一個(gè)電阻器，通過這種方式能在保持信號完整性的同時(shí)，顯著地減少剩余電流、箝位電壓并提供有效地ESD保護(hù)，如下圖：
ESD防護(hù)電路圖
當(dāng)ESD沖擊發(fā)生時(shí)，電路結(jié)構(gòu)中的第一級開始抑制，分流大部份的電流并減小電壓。剩余電流經(jīng)過一個(gè)電阻后，沖擊第二級電路，這將進(jìn)一步減小電壓，最終使流到ASIC的電流最小。
這種電路結(jié)構(gòu)能為高速USB，高清多媒體和個(gè)人計(jì)算機(jī)設(shè)計(jì)提供ESD保護(hù)。通過片上匹配、減小偏差和EMI并改進(jìn)由于集總電感引起的TDR(時(shí)域反射計(jì)效應(yīng))，信號完整性得到改進(jìn)。
